182.701 HW/SW Codesign
Diese Lehrveranstaltung ist in allen zugeordneten Curricula Teil der STEOP.
Diese Lehrveranstaltung ist in mindestens einem zugeordneten Curriculum Teil der STEOP.

2020W, LU, 4.5h, 4.5EC
TUWEL

Merkmale

  • Semesterwochenstunden: 4.5
  • ECTS: 4.5
  • Typ: LU Laborübung
  • Format der Abhaltung: Distance Learning

Lernergebnisse

Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage

  •  für ein gegebenes Problem eine effiziente Partitionierung in Hardware und Software vorzunehmen
  •  die Auswirkungen einer Entscheidung für SW- oder HW-Lösung einzuschätzen
  • maßgeschneiderte Hardware Komponenten für einen Soft-Core Prozessor zu entwickeln und zu integrieren
  •  selbständig im Team ein herausforderndes kleiners Projekt zu bewältigen
  •  das Zeitmanagement für ein kleines Projekt zu bewältigen

Inhalt der Lehrveranstaltung

Lösung einer praktischen Aufgabe aus dem Bereich des HW-SW Codesign - Entwurf, Inbetriebnahme und Optimierung eines Gesamtsystems aus Prozessor, selbst entworfenen HW-Modulen (auf FPGA), Software (incl. Treibern). Beispiele für notwendige Schritte sind:

  • Codeoptimierung (auf C-Ebene)
  • Funktionen, die der Compiler nicht gut genug optimiert, in Assembly neu schreiben
  • Applikationspezifische Befehle für häufig ausgeführte Operationen zum Befehlssatz des Prozessors hinzufügen
  • Funktionen in Hardware auslagern (dafür entsprechende Module (finden oder) entwerfen und einbinden)

Methoden

Die Studierenden lernen den Umgang mit dem soft-core Prozessor Nios II von Intel sowie den zugehörigen Design Tools, insbesondere den Platform Designer und Quartus. Darüber hinaus wird den Studierenden viel Raum für eigene Entscheidungen zugestanden.

 

Prüfungsmodus

Prüfungsimmanent

Weitere Informationen

Eine Vorstellung und Vorbesprechung zu dieser LVA (wie auch zu anderen von der ECS-Gruppe angebotenen Master-LVAs) findet am

2. Oktober 2020 um 9:00 online unter  https://tuwien.zoom.us/j/96129868152 

statt.


ECTS Breakdown

98.5 h    Lösen der Übungsaufgaben
      4 h    Vorbereiten der Zwischenpräsentation
      4 h    Vorbereiten der Abschlusspräsentation
      6 h    Anwesenheit bei den Präsentationsterminen und Abgabegesprächen
-----------------------------------------------
112.5 h ( = 4.5 ECTS)

Vortragende

Institut

LVA Termine

TagZeitDatumOrtBeschreibung
Fr.09:00 - 10:0002.10.2020 https://tuwien.zoom.us/j/96129868152Course Introduction (+ preview/intro of other master courses of the institute)
Mi.13:00 - 15:0007.10.2020 https://tuwien.zoom.us/j/95270238437?pwd=cGFidEdueVl2VHdXays0Zm1MY01FUT09Tool Introduction (Quartus, Nios 2, Platform Deseigner, Remote Access)
Di.14:00 - 16:0013.10.2020 https://tuwien.zoom.us/j/92329941447?pwd=Mk82cG1TSTdBZ3V1cWZDV3VqRFppQT09Performance Lecture
Do.16:00 - 18:0029.10.2020 TBAHardware modelling lecture and maintask Q/A
Do.00:00 - 23:5924.12.2020 Location and Date TBAMidterm Presentations

Leistungsnachweis

Vorführung der erarbeiteten Lösungen in einem Abgabegespräch mit dem Betreuer
Präsentation eines Konzeptes vor den anderen Gruppen sowie Diskussion betreffend der getroffenen Entscheidungen.

Distance-Learning Informationen:

Die Lehrveranstaltung findet heuer in einem Distance-Learningformat statt. Die Vorlesungs- bzw. Besprechungstermine werden über Zoom abgehalten. Abgabegespräche finden auch online statt (für die Identitätsfeststellung ist eine Webcam erforderlich).

Für die erste Phase des Kurses (Einzelarbeit) wird ein Fernzugriff auf die benötigte Hardware (FPGA-Board) eingerichtet. In der Gruppenphase, kann pro Gruppe ein Board ausgeborgt werden. Die Benutzung des Labors ist in diesem Semester nicht möglich.

Der aktuellen Situation angepasst werden wir zu gegebener Zeit entscheiden ob die Midterm-Präsentationen (Anfang Dezember) physisch in einem Hörsaal stattfinden können, oder ob wir auch hier auf eine Videokonferenz zurückgreifen werden.

 

 

LVA-Anmeldung

Von Bis Abmeldung bis
14.09.2020 14:00 16.10.2020 23:59 16.10.2020 23:59

Curricula

Literatur

Es wird kein Skriptum zur Lehrveranstaltung angeboten.

Vorkenntnisse

  • VHDL Hardware Design
  • C Software Entwicklung
  • Rechnerstrukturen - Befehlsatz, Pipelining, Speicheraufteilung (SRAM, DRAM, I-/D-Cache, Scratchpad, Register)
  • Verständnis von Algorithmen - Loop unrolling, Pipelining, Parallelisierung

Vorausgehende Lehrveranstaltungen

Begleitende Lehrveranstaltungen

Vertiefende Lehrveranstaltungen

Weitere Informationen

Sprache

bei Bedarf in Englisch