AbsolventInnen der LVA können

• die Unterschiede zwischen Software- und Hardware-Entwicklung beschreiben
• grundlegende VHDL Sprachkonstrukte und -konzepte (parallel, strukturell, sequentiell, ...) benennen und erklären
• bestehende Hardware-Beschreibungen in VHDL analysieren und bearbeiten
• ein simples Hardware-Design mittels Hochsprache (VHDL) implementieren
• (automatisierte) Simulation und Verifikation eines Hardware Designs durchführen
• anhand einer Spezifikation ein funktionierendes Hardware-Design entwickeln

• Eigenschaften der Hardware-Modellierung
• Hardware- vs. Software-Entwicklung
• VHDL
• strukturelle vs. parallele vs. sequentielle Programmierung
• State Maschinen
• Simulation von Designs
• Handhabung geeigneter Tools
• Quartus (Synthese)
• Modelsim (Simulation)
• sinvolle Umsetzung einer Spezifikation
• Aufteilung in geeignete Struktur
• Richtlinien für Coding und Synthese
• (automatisierte) Verifikation

• Mitschnitte (Slides + Audio) nach der Vorlesung in TUWEL verfügbar
• benötigte Tools werden in der Vorlesung vorgestellt

ECTS Breakdown

16 h    Anwesenheit in der Vorlesung
21.5 h Laufende Beschäftigung mit dem aktuellen Stoff der VO + Vorbereitung auf die Prüfung
--------------------------------------------------------------------------------------------------------------------------------
37.5h  (= 1.5 ECTS)

ACHTUNG: Geänderte Termine!

Am 21.3., 23.3. und 18.4. entfällt die Vorlesung!

schriftliche Prüfung

• Logikzellen (OR, MUX, FF, etc.)
• Mealy / Moore Automaten
• Y-Diagramm
• Control Flow Konzepte (if-then-else, loops, etc.)
• Synchrones Schaltungsdesign
• Hardware Design Flow inklusive Verifikation