182.695 Digital Design and Computer Architecture
Diese Lehrveranstaltung ist in allen zugeordneten Curricula Teil der STEOP.
Diese Lehrveranstaltung ist in mindestens einem zugeordneten Curriculum Teil der STEOP.

2021S, LU, 7.5h, 7.5EC
TUWEL

Merkmale

  • Semesterwochenstunden: 7.5
  • ECTS: 7.5
  • Typ: LU Laborübung
  • Format der Abhaltung: Distance Learning

Lernergebnisse

Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage mittels der Hardwarebeschreibungssprache VHDL

  • kombinatorische Logik zu erstellen
  • einfache Zustandsautomaten zu implementieren
  • das Pipelining Konzept in CPUs anzuwenden
  • eine Synthese von VHDL Code in einem entsprechenden Tool durchzuführen
  • ein FPGA mit der generierten Hardware zu programmieren
  • Hardware systematisch mittels Simulation, Test auf dem FPGA bzw. Messung zu verifizieren

 

Inhalt der Lehrveranstaltung

Praktische Anwendungen der Inhalte der LVAs "Digital Design", "Hardware Modeling" und "Rechnerstrukturen"

  • Design-Flow (Synthese & Simulation)
  • Testen & Debuggen eines VHDL-Designs
  • Umgang mit digitalen Messinstrumenten
  • Architektur von Prozessoren

Methoden

  • Mehrere Aufgabenstellungen sind zuerst eigenständig dann in Gruppen zu lösen
  • Die benutzen FPGA Boards (Altera Chips) werden mittels der Synthesesoftware Quartus programmiert . Für die Simulation der digitalen Schaltungen wird das Simulationsprogramm Questa/Modelsim eingesetzt (gratis für Studierende herunterladbar).
  • Es wird eine VM mit den entsprechenden Tool zur Verfügung gestellt.
  • Die FPGA Boards können über Fernzugriff auf das TILab programmiert werden. Ein physischer Zutritt ins Labor ist NICHT möglich. (ACHTUNG: Es wird keine Hardware verliehen)
  • Eine Debug-Schnittstelle sowie ein Kamerasetup ermöglicht eine entsprechende Überwachung der Ausgabe der Boards.
  • Tutoren stehen für Fragen mittels TU Chat und Zoom zur Verfügung.
  • Die beiden Tests (midterm und final exam) finden im Labor statt.

Prüfungsmodus

Prüfungsimmanent

Weitere Informationen

ECTS Breakdown

2.5 h   Anwesenheit in der Einführungsvorlesung
 90 h   Beispiele erster Teil (Digitales Design Grundlagen)
 10 h   Vorbereitung Midterm Exam
 75 h   Beispiele zweiter Teil (Computer Architecture)
 10 h   Vorbereitung Final Exam
-----------------------------------------------------------------------
187.5 h (= 7.5 ECTS)

Vortragende

Institut

LVA Termine

TagZeitDatumOrtBeschreibung
Di.14:00 - 15:0002.03.2021 https://tuwien.zoom.us/j/94998706948Vorbesprechung
Mo.10:00 - 12:0008.03.2021 https://tuwien.zoom.us/j/94998706948DDCA Introduction (DD Wiederholung, Labor, Tools)

Leistungsnachweis

Die Note setzt sich aus folgenden Teilen zusammen

  • Qualität der abgegebenen Lösungen zu den gestellten Aufgaben
  • Leistung in den beiden schriftlichen Tests in der Mitte und am Ende des Semsters

LVA-Anmeldung

Von Bis Abmeldung bis
11.02.2021 12:00 02.03.2021 23:59 02.03.2021 23:59

Curricula

StudienkennzahlSemesterAnm.Bed.Info
033 535 Technische Informatik 4. SemesterSTEOP
Lehrveranstaltung erfordert die Erfüllung der Studieneingangs- und Orientierungsphase STEOP

Literatur

Es wird kein Skriptum zur Lehrveranstaltung angeboten.

Vorausgehende Lehrveranstaltungen

Begleitende Lehrveranstaltungen

Vertiefende Lehrveranstaltungen

Weitere Informationen

Sprache

Deutsch