• den FPGA-Syntheseprozess durch relevante Constraints passend zu den Anforderungen der Anwendung steuern können
• Prinzip, Möglichkeiten und Grenzen der partiellen Rekunfiguration und Rekonfiguration zur Laufzeit kennen
• partielle Rekonfiguration und Rekonfiguration zur Laufzeit praktisch anwenden können
• Prinzipien der HW-Verifikation kennen und praktisch anwenden können

• Die LU gibt eine Einführung in fortgeschrittenere FPGA Designmethoden. Ein Schwerpunkt liegt auf Constraints zur Analyse und Optimierung von Timing, Fläche und Leistungsverbrauch.
• Für partielle Rekonfiguration und Rekonfiguration zur Laufzeit werden die entsprechenden Methoden und Anwendungen untersucht. Design for Synthesis wird anhand verschiedener experimenteller Anwendungen eingeführt
• Methoden zur Design-Verifikation werden untersucht
• Die vorgestellten Themengebiete werden anhand praktischer Experimente sowohl mittels Design- als auch mittels Simulationswerkzeugen und FPGA Boards genauer studiert

Vorbesprechung zu Organisatiuon und Inhalten der LVA am 4.10. um 10:15 in Seminarraum BA02A (Getreidemarkt).

ECTS Aufstellung:

20h ...   Anwesenheit in den Vorlesungen
40h ...   Lösung der Designaufgaben
15h ...   Vorbereitung auf die Prüfung
---------------
75h ...  entspricht 3 ECTS

Die Kursnote basiert auf praktischen Designprojekten und zwei Prüfungen. Sortiergewichte:

• Halbzeitprüfung: 15%.

• Vier praktische Designprojekte werden jeweils mit 15% bewertet.

• Abschlussprüfung: 25%.