Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage
Lösung einer praktischen Aufgabe aus dem Bereich des HW-SW Codesign - Entwurf, Inbetriebnahme und Optimierung eines Gesamtsystems aus Prozessor, selbst entworfenen HW-Modulen (auf FPGA), Software (incl. Treibern). Beispiele für notwendige Schritte sind:
Die Studierenden lernen den Umgang mit dem soft-core Prozessor Nios II von Intel sowie den zugehörigen Design Tools, insbesondere den Platform Designer und Quartus. Darüber hinaus wird den Studierenden viel Raum für eigene Entscheidungen zugestanden.
Eine Vorstellung und Vorbesprechung zu dieser LVA (wie auch zu anderen von der ECS-Gruppe angebotenen Master-LVAs) findet am
2. Oktober 2020 um 9:00 online unter https://tuwien.zoom.us/j/96129868152
statt.
ECTS Breakdown
98.5 h Lösen der Übungsaufgaben 4 h Vorbereiten der Zwischenpräsentation 4 h Vorbereiten der Abschlusspräsentation 6 h Anwesenheit bei den Präsentationsterminen und Abgabegesprächen-----------------------------------------------112.5 h ( = 4.5 ECTS)
Vorführung der erarbeiteten Lösungen in einem Abgabegespräch mit dem BetreuerPräsentation eines Konzeptes vor den anderen Gruppen sowie Diskussion betreffend der getroffenen Entscheidungen.
Die Lehrveranstaltung findet heuer in einem Distance-Learningformat statt. Die Vorlesungs- bzw. Besprechungstermine werden über Zoom abgehalten. Abgabegespräche finden auch online statt (für die Identitätsfeststellung ist eine Webcam erforderlich).
Für die erste Phase des Kurses (Einzelarbeit) wird ein Fernzugriff auf die benötigte Hardware (FPGA-Board) eingerichtet. In der Gruppenphase, kann pro Gruppe ein Board ausgeborgt werden. Die Benutzung des Labors ist in diesem Semester nicht möglich.
Der aktuellen Situation angepasst werden wir zu gegebener Zeit entscheiden ob die Midterm-Präsentationen (Anfang Dezember) physisch in einem Hörsaal stattfinden können, oder ob wir auch hier auf eine Videokonferenz zurückgreifen werden.
