182.695 Digital Design and Computer Architecture
Diese Lehrveranstaltung ist in allen zugeordneten Curricula Teil der STEOP.
Diese Lehrveranstaltung ist in mindestens einem zugeordneten Curriculum Teil der STEOP.

2023S, LU, 7.5h, 7.5EC
TUWELLectureTube

Merkmale

  • Semesterwochenstunden: 7.5
  • ECTS: 7.5
  • Typ: LU Laborübung
  • LectureTube Lehrveranstaltung
  • Format der Abhaltung: Hybrid

Lernergebnisse

Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage mittels der Hardwarebeschreibungssprache VHDL

  • kombinatorische Logik zu erstellen
  • einfache Zustandsautomaten zu implementieren
  • das Pipelining Konzept in CPUs anzuwenden
  • eine Synthese von VHDL Code in einem entsprechenden Tool durchzuführen
  • ein FPGA mit der generierten Hardware zu programmieren
  • Hardware systematisch mittels Simulation, Test auf dem FPGA bzw. Messung zu verifizieren

 

Inhalt der Lehrveranstaltung

Praktische Anwendungen der Inhalte der LVAs "Digital Design", "Hardware Modeling" und "Rechnerstrukturen"

  • Design-Flow (Synthese & Simulation)
  • Testen & Debuggen eines VHDL-Designs
  • Umgang mit digitalen Messinstrumenten
  • Architektur von Prozessoren

Methoden

  • Mehrere Aufgabenstellungen sind zuerst eigenständig dann in Gruppen zu lösen
  • Die benutzten FPGA Boards (Altera Chips) werden mittels der Synthesesoftware Quartus programmiert. Für die Simulation der digitalen Schaltungen wird das Simulationsprogramm Questa/Modelsim eingesetzt (gratis für Studierende herunterladbar).
  • Es wird eine VM mit den entsprechenden Tools zur Verfügung gestellt.
  • Die FPGA Boards können im TILab sowie über Fernzugriff auf das TILab programmiert werden. Eine Debug-Schnittstelle sowie ein Kamerasetup ermöglicht eine entsprechende Überwachung der Ausgabe der Boards.
  • Tutoren stehen für Fragen im Labor oder mittels TU Chat und Zoom zur Verfügung.
  • Die beiden Tests (midterm und final exam) finden im Labor statt.

Prüfungsmodus

Prüfungsimmanent

Weitere Informationen

===============================
!!! Die Lehrveranstaltung beginnt am 02.03.2023 um 9:00 Uhr mit einer Vorbesprechung. Diese Vorbesprechung findet gemeinsam für die Lehrveranstaltungen „Digital Design and Computer Architecture“ (LU, 182.695), „Hardware Modeling“ (VO, 182.696) und „Rechnerstrukturen“ (VO, 182.690) im Raum FAV Hörsaal 1 - INF statt. !!!
===============================


ECTS Breakdown

4.5 h   Anwesenheit in der Einführungsvorlesungen
 92 h   Beispiele erster Teil (Digitales Design Grundlagen)
  8 h   Vorbereitung Midterm Exam
 75 h   Beispiele zweiter Teil (Computer Architecture)
  8 h   Vorbereitung Final Exam
-----------------------------------------------------------------------
187.5 h (= 7.5 ECTS)

Vortragende Personen

Institut

LVA Termine

TagZeitDatumOrtBeschreibung
Do.09:00 - 11:0002.03.2023FAV Hörsaal 1 Helmut Veith - INF Vorbesprechung
Mo.13:00 - 15:0006.03.2023 ABGESAGTLecture: Digital Design Basics and Repetition (ABGESAGT)
Do.09:00 - 11:0009.03.2023FAV Hörsaal 1 Helmut Veith - INF Lecture: Digital Design Basics and Repetition
Mo.10:00 - 12:0013.03.2023HS 17 Friedrich Hartmann - ARCH Lecture: FPGA Design Flow
Fr.07:30 - 20:0005.05.2023InfLab Frogger Midterm Exam
Fr.07:30 - 20:0005.05.2023InfLab Pong Midterm Exam
Fr.07:30 - 20:0005.05.2023InfLab Q*bert Midterm Exam
Mo.07:30 - 20:0003.07.2023InfLab Pong Final Exam
Mo.07:30 - 20:0003.07.2023InfLab Frogger Final Exam
Mo.07:30 - 20:0003.07.2023InfLab Q*bert Final Exam

Leistungsnachweis

Die Note setzt sich aus folgenden Teilen zusammen

  • Qualität der abgegebenen Lösungen zu den gestellten Aufgaben (50%)
  • Leistung in den beiden schriftlichen Tests in der Mitte und am Ende des Semesters (50%)

Prüfungen

TagZeitDatumOrtPrüfungsmodusAnmeldefristAnmeldungPrüfung
Di.07:00 - 18:0009.04.2024TILab Raum 2 schriftlichunbekanntL1 Exam (Room Reservation)
Di.07:00 - 18:0009.04.2024TILab Raum 1 schriftlichunbekanntL1 Exam (Room Reservation)
Di.07:00 - 18:0009.04.2024TILab Raum 4 schriftlichunbekanntL1 Exam (Room Reservation)
Fr.07:00 - 18:0003.05.2024TILab Raum 2 schriftlichunbekanntL2 Exam (Room Reservation)
Fr.07:00 - 18:0003.05.2024TILab Raum 1 schriftlichunbekanntL2 Exam (Room Reservation)
Fr.07:00 - 18:0003.05.2024TILab Raum 4 schriftlichunbekanntL2 Exam (Room Reservation)
Mo.07:00 - 18:0003.06.2024TILab Raum 1 schriftlichunbekanntL3 Exam (Room Reservation)
Mo.07:00 - 18:0003.06.2024TILab Raum 4 schriftlichunbekanntL3 Exam (Room Reservation)
Mo.07:00 - 18:0003.06.2024TILab Raum 2 schriftlichunbekanntL3 Exam (Room Reservation)
Fr.07:00 - 18:0028.06.2024TILab Raum 2 schriftlichunbekanntL4 Exam (Room Reservation)
Fr.07:00 - 18:0028.06.2024TILab Raum 1 schriftlichunbekanntL4 Exam (Room Reservation)
Fr.07:00 - 18:0028.06.2024TILab Raum 4 schriftlichunbekanntL4 Exam (Room Reservation)

LVA-Anmeldung

Von Bis Abmeldung bis
16.02.2023 12:00 05.03.2023 23:59 05.03.2023 23:59

Curricula

StudienkennzahlVerbindlichkeitSemesterAnm.Bed.Info
033 535 Technische Informatik Pflichtfach4. SemesterSTEOP
Lehrveranstaltung erfordert die Erfüllung der Studieneingangs- und Orientierungsphase STEOP

Literatur

Es wird kein Skriptum zur Lehrveranstaltung angeboten.

Vorkenntnisse

 

  • Der Kurs geht davon aus, dass Hardware Modeling parallel dazu absolviert wird.
  • Programmiergrundkenntnisse (speziell in C)
  • Grundlagen Digitales Design
    • Kombinatorische Logik: Grundgatter (AND, OR, XOR, etc.) und
    • Sequentielle Bauelemente: Flip-Flops, Latches
    • Boolsche Grundschaltungen
    • Speicher (RAM/FIFO)
    • CMOS Basics (Treiber, Tri-State, Pullup/Pulldown Widerstände, etc.)
    • Synchronizer
  • State Machines
    • Aufbau: Register. Next-State/Output Logik
    • Unterschied: Moore vs. Mealy

Vorausgehende Lehrveranstaltungen

Begleitende Lehrveranstaltungen

Vertiefende Lehrveranstaltungen

Sprache

Deutsch