Asynchrone Logik in Echtzeitsystemen

01.12.2007 - 31.08.2011
Forschungsförderungsprojekt
Asynchrones Schaltungsdesign bietet in vielerlei Hinsicht interessante Alternativen und wirtschaftliche Lösungen, insbesondere da das traditionelle synchrone Designkonzept zunehmend an seine Grenzen stößt. In der Industrie hingegen wir asynchrones Schaltungsdesign nach wie vor nicht als ausreichend brauchbare Alternative in Erwägung gezogen. Die Gründe, um diese Zurückhaltung zu erklären, sind vielfältig, nicht zuletzt wegen der weit verbreiteten Ansicht, dass asynchrone Logik aufgrund des augenscheinlich nicht vorhersehbaren zeitlichen Verhaltens für (harte) Echtzeitsysteme ungeeignet sei. In der Tat besteht auch ein direkter Zusammenhang zwischen der einerseits wünschenswerten Eigenschaft, dass sich die Geschwindigkeit asynchroner Schaltungen sehr gut an die jeweiligen Umgebungsbedingungen anpassen kann, und den daraus resultierenden Laufzeitunterschieden auf der anderen Seite. Zentrales Ziel dieses Projekts ist es, diesen komplexen Zusammenhang systematisch zu untersuchen, und daraus abzuleiten, ob asynchrone Schaltungen grundsätzlich für Echtzeitanwendungen geeignet sind oder nicht. Die geplante technische Umsetzung besteht aus folgenden drei Meilensteinen: *) Darauf aufbauend, dass das zeitliche Verhalten asynchroner Schaltungen nicht unvorhersehbar, sondern nur deutlich komplizierter zu modellieren ist als jenes synchroner Pendants, soll ein möglichst präzises Zeitmodell für asynchrone Schaltungen entworfen werden, um daraus (zumindest) Worst-Case Vorhersagen über das zeitliche Verhalten von Echtzeitanwendungen treffen zu können. *) Für gewöhnlich benötigen Echtzeitanwendungen eine genaue Zeitreferenz um die Kommunikation, das Task-Scheduling, interne Timer, etc. exakt aufeinander abstimmen zu können. Während diese Zeitreferenz für synchrone Systeme mit dem Taktsignal quasi ¿gratis¿ verfügbar ist, muss man bei asynchronen Designs explizite Maßnahmen zur Erzeugung einer Referenzzeit ergreifen. Im Rahmen dieses Projekts sollen mögliche Lösungen ausgearbeitet und auf ihre Brauchbarkeit untersucht werden. *) Um die Umsetzbarkeit für asynchrone Schaltungen in Echtzeitsystemen unter Beweis zu stellen, wird ein TTP (Time Triggered Protocol) -Controller entsprechend den asynchronen Designparadigmen modifiziert. Da solch ein Kommunikations-Controller für zeitgesteuerte Systeme weithin als anspruchsvolle Echtzeitanwendung angesehen und akzeptiert wird, handelt es sich dabei um ein aussagekräftiges Praxisbeispiel, welches die gewonnen Ergebnisse im Falle eines funktionsfähigen asynchronen TTP Controllers noch überzeugender wirken lässt. Dieses Projekt bietet eine einzigartige Möglichkeit, die Erfahrung von TTTech im Bereich der zeitgesteuerten Echtzeitsysteme, sowie die fundierte Kompetenz der ECS-Gruppe der Technischen Universität Wien im Bereich der asynchronen Logik zu kombinieren.

Personen

Projektleiter_in

Projektmitarbeiter_innen

Institut

Förderungsmittel

  • Österreichische Forschungsförderungsgesellschaft mbH (FFG) (National) Österreichische Forschungsförderungsgesellschaft mbH (FFG) Fördergeber Typ Forschungsförderungsinstitutionen

Forschungsschwerpunkte

  • Information and Communication Technology

Schlagwörter

DeutschEnglisch
Asynchrone LogikAsynchronous Logic
Zeitliches VerhaltenTemporal Behavior