Verteilte Algorithmen für robuste Takt-Synchronisation

01.10.2005 - 31.03.2010
Forschungsförderungsprojekt
DARTS ist ein gemeinsames Forschungsprojekt von Austrian Aerospace und dem Institut für Technische Informatik (Arbeitsgruppe Embedded Computing Systems) der Technischen Universität Wien mit dem Ziel, Lösungen für die absehbaren Probleme bei der Taktverteilung zu finden. Die Taktverteilung wird immer mehr zu einem kritischen Problem in eingebetteten Systemen und das auf allen Abstraktionsebenen, vom VLSI- bis zum Board-Level. Bereits jetzt werden enorme Anstrengungen unternommen um das Taktsignal mit minimaler Verzögerung und minimalem Taktversatz im gesamten System zu verteilen. Es wird jedoch durch die ständig steigenden Taktraten immer schwieriger, die Illusion eines global synchronen Taktes aufrecht zu erhalten. Im DARTS Projekt soll eine Lösung auf Basis verteilter Taktgenerierung verfolgt werden. Dabei wird ähnlich wie beim GALS-Ansatz (Globally Asynchronous Locally Synchronous) das Gesamtsystem in Module aufgeteilt, wobei innerhalb jedes Moduls wieder das synchrone Modell sinnvoll angewendet werden kann. Die Kommunikation zwischen den Modulen basiert hingegen ¿ anders als bei GALS ¿ weiterhin auf dem synchronen Paradigma, wenn auch in abgeschwächter Form. Ähnlich wie bei verteilten Systemen wird ein fehlertoleranter verteilter Algorithmus für die Synchronisierung ¿ eigentlich zur Generierung ¿ der Taktsignale der einzelnen Module verwendet. Im DARTS Ansatz wird dieser Algorithmus in Hardware implementiert und bietet dadurch sehr gute Synchronisationsgenauigkeit (wenige Taktperioden des lokalen Taktes). Jedes Modul ist mit einer Tick-Synchronisierungs-Hardware ausgestattet, welche mit allen anderen Modulen interagiert um die Taktsignale zu generieren ¿ es wird daher kein externer Oszillator benötigt. Die Vorteile des DARTS Ansatzes liegen unter anderem in seiner skalierbaren Fehlertoleranz und der Anpassungsfähigkeit an sich verändernde Laufzeiten in logischen Gattern sowie im Taktverteilungsnetzwerk ¿ der Takt läuft immer so schnell wie es die Betriebsbedingungen erlauben. Dieser generische Ansatz bietet ein großes Spektrum an möglichen Einsatzbereichen, welche vom VLSI-Chip bis hin zu eingebetteten Systeme auf Leiterplatten reichen. Das DARTS Projekt baut auf einigen unserer theoretischen Ergebnisse auf, welche kürzlich im Bereich der fehlertoleranten verteilten Algorithmen erarbeitet wurden (teilweise entstanden im Zusammenhang mit dem FIT-IT Embedded Systems Dissertationsstipendium DCBA). Die konkreten Ergebnisse des Projektes werden die Implementierung eines Tick-Synchronisierungs-Algorithmus in einem VLSI-Chip, sowie ein Demonstrator sein, welcher eine bestimmte Anzahl dieser Tick-Synchronisations-Module auf einem PCB enthält. Die größten Herausforderungen im Projekt sind die Entwicklung eines passenden Algorithmus der sich effizient in Hardware implementieren lässt sowie dessen Implementierung mittels asynchroner Logik in einem VLSI-Chip. Schließlich sollen auch geeignete Schnittstellen zu synchroner Umwelt geschaffen werden.

Personen

Projektleiter_in

Subprojektleiter_in

Projektmitarbeiter_innen

Institut

Förderungsmittel

  • Österreichische Forschungsförderungsgesellschaft mbH (FFG)

Forschungsschwerpunkte

  • Information and Communication Technology

Schlagwörter

DeutschEnglisch
eingebettete Systemeembedded systems
Taktgenerierungclock generation
verteilte Algorithmendistributed algorithms
Fehlertoleranzfault tolerance

Externe Partner_innen

  • Austrian Aerospace