Ziel der Vorlesung ist es, Grundlagen der Rechnerarchitektur zu vermitteln. Hierzu gehört die Strukturierung von Prozessorsystemen und Rechnersystemen sowie die Bewertung der Leistungsfähigkeit. Konkret werden heutige Mikrocomputersysteme vorgestellt und Merkmale zur Leistungssteigerung wie Speicherorganisation (Cache, virtueller Speicher), Parallelverarbeitung (Pipelineverarbeitung, Vektor-Rechner, Array-Rechner etc.), Rechnernetze (Struktur und Zugriffsverfahren) beschrieben. Weitere Schwerpunkte sind: Evaluieren der RISC-Strategie, Analysieren von RISC-Systemen; Beschreiben und Vergleichen von Bus-Systemen (Verwaltung, Kommunikation etc.); Einführung in "embedded systems" und netzwerkfähige Mikrocontroller. Hardwarenahe Software /Assembler, C, Firmware) und Debugging; Modellieren und die Simulation von Rechnerstrukturen mit VHDL.
Grundlagen von Mikrocomputern, Leistungsbewertung, Klassifizierung, Speicherhierarchien, I/O, Interrupt, Multiprozessorsysteme, Innovative Rechnerarchitekturen. Modellieren und Simulieren von Rechnerstrukturen mit VHDL. Prozessorbeispiele: ARM, Infineon XMC, und andere.
Diese Vorlesung (384.104) wird verzahnt mit der Mikrocomputer-Übung (384.995) abgehalten. Im darauf folgenden Sommersemester schließt dann das Mikrocomputer-Labor (384.996), für das eine positive Note in der Mikrocomputer-Übung benötigt wird) die Veranstaltungsreihe ab.
Voraussichtlicher Ablaufplan:
Datum Zeit Vortragender
Mon, Oct 5, 15 VO 10-12 Jantsch
Wed, Oct 7, 15 Ue 11-12 Kienesberger
Mon, Oct 12, 15 VO 10-12 Jantsch
Wed, Oct 14, 15 Ue 11-12 fällt voraussichtlich aus
Mon, Oct 19, 15 VO 10-12 Jantsch
Wed, Oct 21, 15 Ue 11-12 Kienesberger
Wed, Oct 28, 15 Ue 11-12 Jantsch
Wed, Nov 4, 15 Ue 11-12 Jantsch
Mon, Nov 9, 15 VO 10-12 Jantsch
Wed, Nov 11, 15 Ue 11-12 Wenninger
Mon, Nov 16, 15 VO 10-12 Jantsch
Wed, Nov 18, 15 Ue 11-12 Wenninger
Mon, Nov 23, 15 VO 10-12 Jantsch
Wed, Nov 25, 15 Ue 11-12 Bauer
Mon, Nov 30, 15 VO 10-12 Brezovits
Wed, Dec 2, 15 Ue 11-12 C und VHDL Fragestunde
Mon, Dec 7, 15 VO 10-12 Bauer
Wed, Dec 9, 15 Ue 11-12 Bauer
Mon, Dec 14, 15 VO 10-12 Jantsch
Wed, Dec 16, 15 Ue 11-12 Wenninger
Tue, Dec 15, 15 UE Klausur 13-18 Uhr
Wed, Dec 16, 15 UE Klausur 13-18 Uhr
Thu, Dec 17, 15 UE Klausur 13-18 Uhr
Fri, Dec 18, 15 UE Klausur 13-18 Uhr
Mon, Jan 11, 16 VO 10-12 Jantsch
Wed, Jan 13, 16 Ue 11-12 Wenninger
Mon, Jan 18, 16 VO 10-12 Jantsch
Wed, Jan 20, 16 Ue 11-12 fällt voraussichtlich aus
Mon, Jan 25, 16 VO 10-12 Jantsch
Wed, Jan 27, 16 Ue 11-12 fällt voraussichtlich aus
Thu, Jan 28, 16 Prüfung 17:30 - 19:00
Prüfungseinsichtnahmetermin:
DI., 09.02.2016, 10:00, Raum CA0231 (Neues EI, 2. Stock).
(Einsichtnahme zur Prüfung vom 28.01.2016).
Grundlage der Vorlesung ist das Buch
Computer Organization and Embedded Systems von C. Hamacher, Z. Vranesic, S. Zaky und N. Manjikian, 6th edition, McGraw Hill 2012.
Es kann von der TU Bibliothek ausgeborgt werden, die bei Bedarf neue Exemplare kauft; d.h. bitte rechtzeitig ausliehen und sich vormerken lassen.
Für den VHDL Teil wird das Buch
Lehrbuch der Digitaltechnik von J. Reichhardt, 3. Auflage, Oldenbourg Verlag 2013.
empfohlen. Dies ist von der TU Bibliothek als E-Book verfügbar und kann vom TU Netz online gelesen werden.
Die Slides der Vorlesung werden hier im TISS im Laufe des Semesters hochgeladen.