384.086 Digitale Integrierte Schaltungen
Diese Lehrveranstaltung ist in allen zugeordneten Curricula Teil der STEOP.
Diese Lehrveranstaltung ist in mindestens einem zugeordneten Curriculum Teil der STEOP.

2022W, VU, 2.0h, 3.0EC
Lecture TubeTUWEL

Merkmale

  • Semesterwochenstunden: 2.0
  • ECTS: 3.0
  • Typ: VU Vorlesung mit Übung
  • LectureTube Lehrveranstaltung
  • Format der Abhaltung: Hybrid

Lernergebnisse

Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage

- den ASIC und FPGA Designflow zu erläutern;

- wichtige Synthesealgorithmen wie Logiksynthese und Technologiemapping zu demonstrieren;

- einfache Designs in FPGAs zu modellieren, zu validieren, und zu implementieren;

- die Simulations- und Synthesesemantik einer HDL (VHDL oder Verilog) zu diskutieren;

- HDL Modelle für Netzlisten, Datenfluss, Prozesse, Algorithmen zu entwerfen, zu simulieren und zu validieren.

 

Inhalt der Lehrveranstaltung

Die Lehrveranstaltung basiert auf dem Skriptum "Taking AIMS at Digital Design" von A. Jantsch. Der Link zur digitalen Version des Buches ist unter "Literatur" angegeben. Zusätzlich sind die Folien und ergänzende Unterlagen für angemeldete Studierende im Downloadbereich der LVA verfügbar.

Die Themengebiete sind: Modellierung digitaler Schaltungen, eine Hardwarebeschreibungssprache (HDL), fortgeschrittene Logikminimierung, physikaische Implementierung und Beschaltung von Logikgattern, Datenpfadkomponenten, Latches, Flipflops und Register, Entwurf synchroner Schaltungen, Synchronisation,  Programmierbare Logik und weitere Themen der Digitaltechnik.

 

Methoden

Die LVA findet dieses Jahr im Hybridmodus statt.

Der theoretische Inhalt wird vor und während Vertiefungsstunden erarbeitet und die praktischen Teile werden in Übungen erworben und vertieft.

Vertiefungstunden im Hörsall (oder online):

Die Vertiefungsstunden finden im Hörsaal oder Online statt, und die benützte Plattform ist TUWEL; (und eventuell Zoom).

In TUWEL werden die Vorlesungsunterlagen bereitgestellt: Vorlesungsfolien und Zusatzmaterial.
Die Studierenden bereiten sich auf die Vertiefungsstunden vor, indem sie das Material sichten und eine oder mehrere Fragen vorbereiten, und diese spätestens einen Tag vor der entwsprechenden Vertiefungsstunde in TUWEL formulieren.
In den Vertiefungsstunden werden einiger der online und direkt gestellten Fragen behandelt und diskutiert.

Übung:

Der Übungsteil besteht aus zwei Teilen:

  1. Einem "Design-Time"-Teil, bei dem alle essentiellen Schritte im Design-und-Verifikations-Flow durch ein fortlaufendes Beispiel durchlaufen werden
  2. Einem "Run-Time"-Teil, bei dem das im "Design-Time"-Teil entworfene System auf einer FPGA-Plattfrom betrieben und verifiziert wird

Als HDL kommt Verilog zur Anwendung.

Der Übungsteil wird vollständig im Distanzlehre-Modus durchgeführt. Es gibt wöchentliche Video-Support-Sessions via Zoom (je 2h), und E-Mail-Support.

Prüfungsmodus

Schriftlich und Mündlich

Weitere Informationen

Die Anmeldung ist zur Absolvierung der LVA notwendig, ermöglicht den Download der Folien und ist zur Absolvierung der Laborübungen (zusätzliche Gruppenanmeldung) notwendig.

Diese LVA ist, unter anderem, Teil des Embedded Systems Master Programms, und da insbesondere des SoC Tracks. Das Institut für Computertechnik bietet dazu auch andere, relevante Lehrveranstaltungen an.

ECTS Aufstellung:

15h ...   Anwesenheit in den Vertiefungsstunden
12h ...   Vorbereitung der Vertiefungsstunden
18h ...   VELS/Simulation Aufgaben
10h ...   Labor
20h ...   Vorbereitung auf die Prüfung
---------------
75h ...  entspricht 3 ECTS


 

Vortragende Personen

Institut

LVA Termine

TagZeitDatumOrtBeschreibung
Di.09:00 - 11:0004.10.2022 - 24.01.2023EI 8 Pötzl HS - QUER Lecture & Consolidation
Do.00:00 - 00:0006.10.2022 - 01.12.2022 https://tuwien.zoom.us/j/92047143781?pwd=UzlpcjRGS0FBYUVCcTJOSFgyOWhvZz09 (LIVE)Video-Support-Session
Digitale Integrierte Schaltungen - Einzeltermine
TagDatumZeitOrtBeschreibung
Di.04.10.202209:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation
Do.06.10.202200:00 - 00:00 https://tuwien.zoom.us/j/92047143781?pwd=UzlpcjRGS0FBYUVCcTJOSFgyOWhvZz09Video-Support-Session
Di.11.10.202209:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation
Do.13.10.202200:00 - 00:00 https://tuwien.zoom.us/j/92047143781?pwd=UzlpcjRGS0FBYUVCcTJOSFgyOWhvZz09Video-Support-Session
Di.18.10.202209:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation
Do.20.10.202200:00 - 00:00 https://tuwien.zoom.us/j/92047143781?pwd=UzlpcjRGS0FBYUVCcTJOSFgyOWhvZz09Video-Support-Session
Di.25.10.202209:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation
Di.08.11.202209:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation
Do.10.11.202200:00 - 00:00 https://tuwien.zoom.us/j/92047143781?pwd=UzlpcjRGS0FBYUVCcTJOSFgyOWhvZz09Video-Support-Session
Do.17.11.202200:00 - 00:00 https://tuwien.zoom.us/j/92047143781?pwd=UzlpcjRGS0FBYUVCcTJOSFgyOWhvZz09Video-Support-Session
Di.22.11.202209:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation
Do.24.11.202200:00 - 00:00 https://tuwien.zoom.us/j/92047143781?pwd=UzlpcjRGS0FBYUVCcTJOSFgyOWhvZz09Video-Support-Session
Di.29.11.202209:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation
Do.01.12.202200:00 - 00:00 https://tuwien.zoom.us/j/92047143781?pwd=UzlpcjRGS0FBYUVCcTJOSFgyOWhvZz09Video-Support-Session
Di.06.12.202209:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation
Di.13.12.202209:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation
Di.20.12.202209:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation
Di.10.01.202309:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation
Di.17.01.202309:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation
Di.24.01.202309:00 - 11:00EI 8 Pötzl HS - QUER Lecture & Consolidation

Leistungsnachweis

Vertiefungsstunden

Als Vorbereitung zu den Vertiefungsstunden müssen

  • für mindestens 80% der Einheiten
  • mindestens eine oder mehrere stoffbezogene, sinnvolle Fragen
  • mindestens 24 Stundend vor der entsprechenden Stunde 

im entsprechenden TUWEL-Forum formuliert werden.

Also, bei zehn Vertiefungsstunden müssen insgesamt mindestens 8 Fragen formuliert werden.

Das zeitgerechte Formulieren der Mindestanzahl von stoffbezogenen, sinnvollen Fragen ist eine Muß-Voraussetzung für das positive Absolvieren der Übung.

Übungen

  • 7 VELS/Simulationsbeispiele: 7 Punkte jedes -> 49 Punkte
  • 1 FPGA Labor: 51 Punkte

Aus den Übungen müssen mindestens 51 Punkte erreicht werden, um zur Prüfung zugelassen zu werden.
Die Überschusspunkte 52-100 werden zur Notenbewertung mitgenommen, also maximal 49 Punkte.

Prüfung

Die Prüfungen werden schriftlich oder mündlich abgehalten. Der Modus ist beim jeweiligen Prüfungstermin ersichtlich. Für das Antreten bei der Prüfung ist das positive Absolvieren der Übungen und der Labore notwendig.

Bei der Prüfung sind ausgedruckte Unterlagen und technische Hilfsmittel (z. B. Taschenrechner) erlaubt, aber kein PC oder Laptop.

Bei der Prüfung können maximal 100 Punkte erworben werden.

Bewertung

Die Bewertung setzt sich aus dem Übungsteil und der Prüfung zusammen. Dabei sind maximal 149 Punkte möglich (100 Punkte von der Prüfung und 49 Punkte von dem Übungsteil):

0-74 Punkte -> N5

75-93 Punkte -> G4

94-112 Punklte -> B3

113-131 Punkte -> U2

132-149 Punkte -> S1

LVA-Anmeldung

Von Bis Abmeldung bis
01.09.2022 12:00 09.10.2022 12:00 09.10.2022 12:00

Curricula

Literatur

Axel Jantsch, Taking AIMS at Digital Design, TU Verlag, 2022. (Erhältlich im TU Verlag)

Reichardt, Jürgen, Lehrbuch Digitaltechnik, Oldenbourg Verlag, 2013.

Kesel, Frank / Bartholomä, Ruben, Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs, Oldenbourg Verlag, 2013

Vertiefende Lehrveranstaltungen

Sprache

bei Bedarf in Englisch