Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage
- den ASIC und FPGA Designflow zu erläutern;
- wichtige Synthesealgorithmen wie Logiksynthese und Technologiemapping zu demonstrieren;
- einfache Designs in FPGAs zu modellieren, zu validieren, und zu implementieren;
- die Simulations- und Synthesesemantik einer HDL (VHDL oder Verilog) zu diskutieren;
- HDL Modelle für Netzlisten, Datenfluss, Prozesse, Algorithmen zu entwerfen, zu simulieren und zu validieren.
Die Lehrveranstaltung basiert auf dem Skriptum "Taking AIMS at Digital Design" von A. Jantsch. Der Link zur digitalen Version des Buches ist unter "Literatur" angegeben. Zusätzlich sind die Folien und ergänzende Unterlagen für angemeldete Studierende im Downloadbereich der LVA verfügbar.
Die Themengebiete sind: Modellierung digitaler Schaltungen, eine Hardwarebeschreibungssprache (HDL), fortgeschrittene Logikminimierung, physikaische Implementierung und Beschaltung von Logikgattern, Datenpfadkomponenten, Latches, Flipflops und Register, Entwurf synchroner Schaltungen, Synchronisation, Programmierbare Logik und weitere Themen der Digitaltechnik.
Die LVA findet dieses Jahr im Hybridmodus statt.
Der theoretische Inhalt wird vor und während Vertiefungsstunden erarbeitet und die praktischen Teile werden in Übungen erworben und vertieft.
Die Vertiefungsstunden finden im Hörsaal oder Online statt, und die benützte Plattform ist TUWEL; (und eventuell Zoom).
In TUWEL werden die Vorlesungsunterlagen bereitgestellt: Vorlesungsfolien und Zusatzmaterial. Die Studierenden bereiten sich auf die Vertiefungsstunden vor, indem sie das Material sichten und eine oder mehrere Fragen vorbereiten, und diese spätestens einen Tag vor der entwsprechenden Vertiefungsstunde in TUWEL formulieren. In den Vertiefungsstunden werden einiger der online und direkt gestellten Fragen behandelt und diskutiert.
Der Übungsteil besteht aus zwei Teilen:
Als HDL kommt Verilog zur Anwendung.
Der Übungsteil wird vollständig im Distanzlehre-Modus durchgeführt. Es gibt wöchentliche Video-Support-Sessions via Zoom (je 2h), und E-Mail-Support.
Die Anmeldung ist zur Absolvierung der LVA notwendig, ermöglicht den Download der Folien und ist zur Absolvierung der Laborübungen (zusätzliche Gruppenanmeldung) notwendig.
Diese LVA ist, unter anderem, Teil des Embedded Systems Master Programms, und da insbesondere des SoC Tracks. Das Institut für Computertechnik bietet dazu auch andere, relevante Lehrveranstaltungen an.
ECTS Aufstellung:
15h ... Anwesenheit in den Vertiefungsstunden12h ... Vorbereitung der Vertiefungsstunden18h ... VELS/Simulation Aufgaben10h ... Labor20h ... Vorbereitung auf die Prüfung---------------75h ... entspricht 3 ECTS
Als Vorbereitung zu den Vertiefungsstunden müssen
im entsprechenden TUWEL-Forum formuliert werden.
Also, bei zehn Vertiefungsstunden müssen insgesamt mindestens 8 Fragen formuliert werden.
Das zeitgerechte Formulieren der Mindestanzahl von stoffbezogenen, sinnvollen Fragen ist eine Muß-Voraussetzung für das positive Absolvieren der Übung.
Aus den Übungen müssen mindestens 51 Punkte erreicht werden, um zur Prüfung zugelassen zu werden.Die Überschusspunkte 52-100 werden zur Notenbewertung mitgenommen, also maximal 49 Punkte.
Die Prüfungen werden schriftlich oder mündlich abgehalten. Der Modus ist beim jeweiligen Prüfungstermin ersichtlich. Für das Antreten bei der Prüfung ist das positive Absolvieren der Übungen und der Labore notwendig.
Bei der Prüfung sind ausgedruckte Unterlagen und technische Hilfsmittel (z. B. Taschenrechner) erlaubt, aber kein PC oder Laptop.
Bei der Prüfung können maximal 100 Punkte erworben werden.
Die Bewertung setzt sich aus dem Übungsteil und der Prüfung zusammen. Dabei sind maximal 149 Punkte möglich (100 Punkte von der Prüfung und 49 Punkte von dem Übungsteil):
0-74 Punkte -> N5
75-93 Punkte -> G4
94-112 Punklte -> B3
113-131 Punkte -> U2
132-149 Punkte -> S1
Axel Jantsch, Taking AIMS at Digital Design, Springer, 2023. (Zugreifbar im TU Netz)
