384.088 Labor digitale integrierte Schaltungen
Diese Lehrveranstaltung ist in allen zugeordneten Curricula Teil der STEOP.
Diese Lehrveranstaltung ist in mindestens einem zugeordneten Curriculum Teil der STEOP.

2021S, UE, 2.0h, 3.0EC
TUWEL

Merkmale

  • Semesterwochenstunden: 2.0
  • ECTS: 3.0
  • Typ: UE Übung
  • Format der Abhaltung: Distance Learning

Lernergebnisse

Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage, digitale integrierte Schaltkreise mit modernen Methoden im Team zu entwerfen, zu verifizieren, und für die Wiederverwendbarkeit und Wartbarkeit zu bündeln.

Inhalt der Lehrveranstaltung

  1. Formulieren einer Problemlösung in einer verhaltensbasierten Hardware-Beschreibungssprache
  2. Lernen, den Code von Dritten einzusetzen
  3. Was ist wichtig bei der Verwendung von Drittcode: Licensing, Coding-Style, Integration in die eigene Code-Base
  4. Erstellen eines in sich abgeschlossenen ("self-contained") Pakets mit Informationen, die von potentiellen BenutzerInnen benötigt werden
  5. Benutzen verschiedener Tools zur Verifikation und Synthese: Yosys, nextpnr, SymbiYosys, GTKWave
  6. Automatisieren von Tasks durch Scripting (Bash scripts, Makefiles, TCL scripts, ...)
  7. Lernen zu kollaborieren (es geht darum, ein Problem zu lösen!), und Nutzen von Tools, die Zusammenarbeit unterstützen (git, Telegram, ...)
  8. Es ist nicht wichtig, ein Problem nur für sich allein zu lösen. Es ist wichtig, zu kommunizieren und zusammenzuarbeiten, um große Probleme zu lösen.
  9. Lernen, dass Spezifikationen niemals vollständig sind (und dass Kommunikation eine Spezifikation teilweise vervollständigen kann)
  10. Lernen, seine eigene Arbeit zu lizenzieren

Methoden

In der Laborübung wird ein Hardware-Design-Projekt in Gruppenarbeit durchgeführt. Das Ziel ist es, eine Spezifikation zu implementieren. Die Korrektheit der Implementierung wird durch formale Verifikationsmethoden bewiesen.

Zusammenarbeit mit KollegInnen ist nicht nur erlaubt, sondern auch erwünscht. Allerdings ist es nicht erlaubt, Designs ohne Bedacht zu kopieren, ohne die Funktionalität der Implementierung im Detail zu verstehen. Dieses Lernziel wird im Rahmen der Abgabegespräche überprüft.

Prüfungsmodus

Prüfungsimmanent

Weitere Informationen

Bei mehr Anmeldungen als Plätzen werden Studierende mit aktivem relevanten Masterstudium (066 438, 066 439, 066 504, 066 507 und 066 508) bevorzugt gegenüber Studierenden anderer Studienrichtungen zur LVA zugelassen. Innerhalb dieser Gruppen entscheidet das Los über die Platzzuordnung.

 

Vortragende Personen

Institut

LVA Termine

TagZeitDatumOrtBeschreibung
Di.10:00 - 12:0016.03.2021 https://tuwien.zoom.us/j/92407169571?pwd=alM1OTNzaERSNERkUlJMbmhJNXczdz09Vorbesprechung
Di.08:00 - 12:0023.03.2021 - 29.06.2021 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session
Labor digitale integrierte Schaltungen - Einzeltermine
TagDatumZeitOrtBeschreibung
Di.16.03.202110:00 - 12:00 https://tuwien.zoom.us/j/92407169571?pwd=alM1OTNzaERSNERkUlJMbmhJNXczdz09Vorbesprechung
Di.23.03.202108:00 - 12:00 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session
Di.13.04.202108:00 - 12:00 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session
Di.20.04.202108:00 - 12:00 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session
Di.27.04.202108:00 - 12:00 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session
Di.04.05.202108:00 - 12:00 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session
Di.11.05.202108:00 - 12:00 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session
Di.18.05.202108:00 - 12:00 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session
Di.01.06.202108:00 - 12:00 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session
Di.08.06.202108:00 - 12:00 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session
Di.15.06.202108:00 - 12:00 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session
Di.22.06.202108:00 - 12:00 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session
Di.29.06.202108:00 - 12:00 https://tuwien.zoom.us/j/92407169571 (Password: B*bbL3Te@)Video-Support-Session

Leistungsnachweis

Laufende Leistungsbeurteilung. Evaluationskriterien sind:

  1. Verständnis der implementierten Aufgaben
  2. Eleganz der Lösung
  3. Aktivität in der Gruppe
  4. Bereitschaft zu Zusammenarbeit
  5. Einhalten formaler Vorgaben

 

LVA-Anmeldung

Von Bis Abmeldung bis
01.03.2021 00:00 19.03.2021 12:00 19.03.2021 12:00

Gruppen-Anmeldung

GruppeAnmeldung VonBis
Team 116.03.2021 10:0019.03.2021 12:00
Team 216.03.2021 10:0019.03.2021 12:00
Team 316.03.2021 10:0019.03.2021 12:00
Team 416.03.2021 10:0019.03.2021 12:00
Team 516.03.2021 10:0019.03.2021 12:00
Team 616.03.2021 10:0019.03.2021 12:00
Team 716.03.2021 10:0019.03.2021 12:00

Curricula

Literatur

Die Vortragsunterlagen zur Lehrveranstaltung sind erhältlich. Auf die jeweils aktuellste Version kann im TISS zugegriffen werden.

Vorkenntnisse

Folgende Kenntnisse sind von Vorteil:

  1. Hardware-Bschreibungssprachen: VHDL, Verilog, SystemVerilog Assertions (SVA), C++, Python, Bash
  2. Formale Modellierungssprachen: SystemVerilog
  3. EDA-Konzepten: Modellierung, Synthese, Optimierung, Technologie-Abbildung, Timing-Analyse, funktionale Simulation, etc.
  4. Kenntnisse von EDA-Tools: Yosys, nextpnr, icetime, Icarus Verilog, GHDL
  5. Kenntnisse digitaler System und Computer-Architektur

Sprache

Englisch