Die wesentlichen Ziele der Übung sind: (1) Veranschaulichung des Design-Flow eines digitalen Chips (FPGA) an einem praktischen Beispiel, Kennenlernen der typischen Tools (2) Erlernen der Handhabung des Logikanalysators sowie Erforschen von dessen Möglichkeiten und Grenzen (3) Sammeln erster Erfahrungen im Design und Debugging digitaler Schaltungen an dem Beispiel eines selbst zu implementierenden Prozessor

Inhalte der Vorlesungen "Digital Design", "Hardware Modeling" und "Rechnerstrukturen", insbesondere Design-Flow (Synthese & Simulation) sowie Testen & Debuggen eines VHDL-Designs, praktischer Umgang mit digitalen Messinstrumenten, Architektur von Prozessoren

ECTS Breakdown

 75 h      Beispiele erster Teil (Digitales Design Grundlagen)
 15 h      Vorbereitung Midterm Exam
 75 h      Beispiele zweiter Teil (Computer Architecture)
 22.5 h   Vorbereitung Final Exam
-----------------------------------------------------------------------
187.5 h (= 7.5 ECTS)

Im Rahmen der LVA sind im Labor praktische Übungsaufgaben zu bearbeiten und die Lösungswege in Form eines Protokolles zu dokumentieren. Die Bearbeitung erfolgt teilweise in Gruppen. Zusätzlich finden zwei praktische Prüfungen im Labor statt, bei denen ähnliche Aufgabenstellungen zu lösen sind. Diese Prüfungen erfolgen als Einzelarbeit. Die Gesamtnote setzt sich aus folgenden Teilbeurteilungen zusammen: * Abgaben und Protokolle * praktische Prüfungen