Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage

• die Unterschiede zwischen Software- und Hardware-Entwicklung zu benennen
• grundlegende VHDL Sprachkonstrukte und -konzepte zu benutzen
• das Verhalten von in VHDL spezifizierten Hardware Modulen darzustellen
• aus einer textuellen Beschreibung Hardware Module mit internem Zustand zu entwickeln
• ein simples Hardware-Design mittels der Hardwarebeschreibungssprache VHDL zu implementieren
• den Entwurfsweg eines vernünftigen Implementierungsstrategie zu beschreiben
• Lösungen zu Problemen, die in realen Schaltungen auftreten, zu diskuttieren
• den Tool Design Flow und Mechanismen die diesen kontrollieren zu beschreiben
• die einzelnen Schritte der Verifikation zu beschreiben
• das Testen einer Implementierung voll automatisiert durchzuführen

Hardware Entwicklung

• Motivation und Einführung
• wichtige Eigenschaften und die Unterschiede zur Software Entwicklung
• Herausforderungen und Beschreibungssprachen

VHDL

• Entity, Architecture und Configuration
• structural und behavioral Programmierung
• Testbenches, Components und Packages
• Process, Sensitivity List und Control Flow Anweisungen
• State Machines, Drei Prozess Methode
• Datentypen, Attribute, Bibliotheken, Subprogramme, ...

Hardware-Modellierung

• Design Flow inkl. Verifikation
• Spezifikation, Partitionierung und Designbeschreibung
• Handhabung realer Probleme in der Praxis
• State Machine Design
• Programmierung in Hinblick auf Wiederverwendbarkeit
• Synthese und Optimierung
• Funktionale/Formal Verifikation, automatisiertes Testen

Tools

• Quartus (Synthese)
• Questasim (Verifikation)

• kurze Präsentation der Tools Quartus und QuestaSim
• Erläuterungen anhand von repräsentativen Codebeispielen (verfügbar zum Download über TUowncloud)
• Online Voting System für Abstimmungen während der Vorlesung
• freiwillige Übungsbeispiele in TUWEL
• Vorlesungsstreaming und -aufzeichnung mittels LectureTube (verfügbar in TUWEL)

• stark geblockt zu Beginn des Semesters um einen schnellen Einstieg in VHDL zu gewährleisten (wird für LU Digital Design and Computer Architecture benötigt)
• Mitschnitte (Slides + Audio) nach der Vorlesung in TUWEL verfügbar
• benötigte Tools werden in der Vorlesung vorgestellt

ECTS Breakdown

18 h    Anwesenheit in der Vorlesung
19.5 h Laufende Beschäftigung mit dem aktuellen Stoff der VO + Vorbereitung auf die Prüfung
--------------------------------------------------------------------------------------------------------------------------------
37.5h  (= 1.5 ECTS)

schriftliche Prüfung auf Papier, Cheat Sheet (siehe TUWEL) wird zur Verfügung gestellt

Folien, Audiomitschnitte, Literaturreferenzne und Beispiele zum Üben stehen im TUWEL Kurs zur Verfügung

• Logikzellen (OR, MUX, FF, etc.)
• Mealy / Moore Automaten
• Y-Diagramm
• Control Flow Konzepte (if-then-else, loops, etc.)
• Synchrones Schaltungsdesign
• Hardware Design Flow inklusive Verifikation