389.213 SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Diese Lehrveranstaltung ist in allen zugeordneten Curricula Teil der STEOP.
Diese Lehrveranstaltung ist in mindestens einem zugeordneten Curriculum Teil der STEOP.

2022W, VO, 2.0h, 3.0EC

Merkmale

  • Semesterwochenstunden: 2.0
  • ECTS: 3.0
  • Typ: VO Vorlesung
  • Format der Abhaltung: Hybrid

Lernergebnisse

Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage, die Softwarestruktur und die erforderliche Hardware zu verstehen, die erforderlich sind, um einen virtuellen koordinierenden Zwilling und eine Reihe von realer Vermittlungszwillinge zusammen mit den verbindenden Übertragungsstrecken zu einem realen physikalischen Netz in einer Produktionslinie Netzfabrik zu entwerfen und danach zu betreiben.

Der wesentliche Wert dieser Vorlesung besteht darin, eine völlig neue Form des generalisierten Vernetzungsart zu verstehen, indem Datenströme der Applikationen und Diensten vollständig von der physikalischen Vernetzung getrennt werden. Ein zwei Ebenen SDN-Twin Netz mit einerseits einem einzigen virtuellen Koordinationszwilling und anderseits eine Reihe von realen Vermittlungszwillinge sind über einer bidirektionalen Kupplung miteinander verbunden. Die realen Zwillinge melden den Netzstatus, der virtuelle Koordinationszwilling aktualisiert den tatsächlichen Status kontinuierlich und reagiert bei Bedarf, indem er beispielsweise mehrere physische Verbindungen zusammenlegen lässt, um die Verbindungskapazität zu erhöhen. Das ist das Prinzip der Zwillings-Software-Interaktion und in gewissem Sinne ziemlich einfach. Offene flexible Implementierungen in realer Hardware, die frei gesteuert werden können, benötigen andere Methoden als nur den Austausch von Befehlen oder Nachrichten zwischen Zwillingen. Heute sind die Fortschritte in CPU/GPU/DPU Prozessoren und Speicherhierarchie Technologien zur Realisierung von Vermittlungsknoten, den Vermittlungszwillingen, vollständig in der Computertechnologie unter Verwendung von CUDA, PCIe, NVMe, CXL, RoCE und MTM Vermittlung als Softwaremethoden in Verbindung mit allen existierenden Übertragungstechnologien .  

CPU (central), GPU (graphic), DPU (data center), CUDA (compute unified device architecture), PCIe (peripheral component interconnect express), NVMe (non-volatile memory express), CXL (compute express link), RoCE (RDMA over converged Ethernet), MTM (memory transfer mode).  

Inhalt der Lehrveranstaltung

SDN-Twin software and hardware methods and design

Methoden

Vorlesung mit diskussion und kollektiv Lernen bei neuen Erkenntnisse in der diversen SDN-Twin-Semesterprojekte, die an Studenten zugewiesen wurden, die eine Prüfung ablegen möchten.

Prüfungsmodus

Mündlich

Weitere Informationen

Vortragsfolien und ausreichend zusätzliche Informationen


Vortragende Personen

---

Institut

LVA Termine

TagZeitDatumOrtBeschreibung
Do.17:00 - 19:0006.10.2022 - 26.01.2023EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies - Einzeltermine
TagDatumZeitOrtBeschreibung
Do.06.10.202217:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.13.10.202217:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.20.10.202217:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.27.10.202217:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.03.11.202217:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.10.11.202217:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.17.11.202217:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.24.11.202217:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.01.12.202217:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.15.12.202217:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.22.12.202217:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.12.01.202317:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.19.01.202317:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies
Do.26.01.202317:00 - 19:00EI 6 Eckert HS SDN-Twin CPU/GPU/DPU processing with memory hierarchy and transmission technologies

Leistungsnachweis

Software definierte Vernetzung mit digitalen Zwillingen ist eine völlig neue Methode der Vernetzung für viele Arten von Netzen. Diese neuen Erkenntnisse können nur effizient eingesetzt werden, wenn zumindest alle wichtigen Themen behandelt werden. Hier muss es eine schnelle und steile Lernkurve geben.  Diese neue Aufgabestellung wird in einer Reihe optionaler Vorlesungen behandelt, für die zusätzlichen Lehrveranstaltungspunkte gesammelt werden können. In den Master und PhD Programmen werden nicht so viele Lehrveranstaltungspunkte verlangt. Damit Teilnehmer, die sich für die Einzelheiten der SDN-Twin Netze interessieren, profitieren können, wird ein geeigneter Prüfungsmodus eingeführt.

Die Prüfung wird als zusätzliche Lehrveranstaltung mit Zuhörer im Hörsaal EI 7 an vorlesungsfreien Tagen nach Ende und vor Begin eines Semesters durchgeführt. Darüber hinaus werden auf Anfrage auch solche Eventveranstaltungen in kleineren Räumen organisiert. Sowohl im WS als auch im SS finden 4 Vorlesungen von 17.00-19.00 Uhr statt. Auf der SDN-Twin Home-page wird zusätzliche Information vorhanden sein, um sich gut auf die Prüfungsfragen vorzubereiten. Pro Semester können bis zu 4 besuchte Vorlesungen mit einer Präsentation zu einem vorgegebenen Thema (20 Minuten) und inhaltlichen Fragen der besuchten Vorlesungen (10 Minuten) geprüft werden. Jede besuchte Wahlpflichtveranstaltung wird mit 3 ECTS honoriert, so dass auch alle überzähligen Wahlpflichtveranstaltungen als Zertifikat für die spezielle SDN-Twin Ausbildung erscheinen. Zu allen Prüfungsveranstaltungen sind selbstverständlich auch alle interessierten Personen willkommen.

LVA-Anmeldung

Nicht erforderlich

Curricula

StudienkennzahlSemesterAnm.Bed.Info
710 FW Freie Wahlfächer - Elektrotechnik

Literatur

Es wird kein Skriptum zur Lehrveranstaltung angeboten.

Vorkenntnisse

New way of IP and Internet-of-things networking since SDN-Twin is purely based on CPU/GPU/DPU processing with memory hierarchy and transmission technologies. Therefore, current networking knowledge is helpful but not much relevant. With respect to informatics courses, SDN-Twin will be an important case to be aware of.

Begleitende Lehrveranstaltungen

Weitere Informationen

Sprache

Englisch