Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage selbstständig Designs auf FPGA's zu entwerfen und den dazugehörigen VHDL Code zu entwickeln. Zusätzlich wird auf die Bereiche Timing, Energieverbrauch und dgl. eingegangen. 

• Aufbau eines PLD (Programmable Logic Device)

• Xilinx ISE Software

• VHDL Entities/Architectures

• VHDL Testbench

• Programmiersprache VHDL

• Timing/Metastabilitäten 

Der Unterricht ist in mehrere Übungen unterteilt. Jede Übung deckt einen bestimmten Bereich des Skriptums ab. Nach einem kurz gehaltenen Theorieteil wird das gelernt auf einem FPGA Board ausprobiert. 

Voraussetzungen: Kenntnisse der Grundlagen der Elektrotechnik und der Programmierung

Zielgruppe: Studierende im Doktoratsstudium sowie im Bachelor- und Masterstudium Telekommunikation sowie verwandter Fachgebiete in Elektrotechnik und Informatik 

Termine: jeden Dienstag im Raum CG 0210

Erste Vorlesung: Di., 5.3.2024 09:30-11:00

Leistungsnachweis: Laborübungen 

Literatur: Es wird ein Skriptum zum download angeboten.

Sprache: Deutsch 

Die Hälfte der Punkte erreicht man mit den einzelnen Übungen (wobei die Übungsnummer gleich der maximalen Punkte für die Übung ist), die andere Hälfte mit einem Abschlussprojekt. Für das Abschlussprojekt können auch eigene Vorschläge eingebracht werden. 

Sie benötigen einen Laptop. Sollten Sie keinen eigenen Laptop besitzen und können sich auch keinen ausborgen kontaktieren Sie mich bitte.