After successful completion of the course, students are able to design FPGA designs independently and develop the corresponding VHDL code. In addition, topics as timing, energy consumption, ... are discussed too.
Aufbau eines PLD (Programmable Logic Device)
Xilinx ISE Software
VHDL Entities/Architectures
VHDL Testbench
Programmiersprache VHDL
Timing/Metastabilitäten
The lecture is divided into several exercises. Each exercise covers a specific area of the script. After a short theoretical part, the theory is tested on a FPGA board.
Voraussetzungen: Kenntnisse der Grundlagen der Elektrotechnik und der Programmierung
Zielgruppe: Studierende im Doktoratsstudium sowie im Bachelor- und Masterstudium Telekommunikation sowie verwandter Fachgebiete in Elektrotechnik und Informatik
Termine: ONLINE ÜBER ZOOM!Erste Vorlesung: Di., 2.3.2021 09:30-11:00
Leistungsnachweis: Laborübungen, Protokoll(e)
Literatur: Es wird ein Skriptum zum download angeboten.
Sprache: Deutsch
Half ot the points are achieved with the individual exercises (where the exercise number equals the maximum points for the exercise), the other half is for a final project. For this project also own suggestions can be introduced.
Sie benötigen einen Laptop. Sollten Sie keinen eigenen Laptop besitzen und können sich auch keinen ausborgen kontaktieren Sie mich bitte.
