389.185 Lab FPGA Programming Fundamentals using VHDL
This course is in all assigned curricula part of the STEOP.
This course is in at least 1 assigned curriculum part of the STEOP.

2016S, LU, 2.0h, 2.0EC

Properties

  • Semester hours: 2.0
  • Credits: 2.0
  • Type: LU Laboratory Exercise

Aim of course

Erarbeitung der Grundlagen der FPGA Programmierung. Es werden sowohl die Befehle, bzw. deren Anwendung, als auch die dahinter stehende digitale Realisierung am FPGA vermittelt.

Im Rahmen der Laborübung werden die theoretischen Grundlagen an praktischen Beispielen angewendet und dabei der Aufbau und die Simulation mehrerer Designs durchgeführt.

Subject of course

  • Aufbau eines PLD (Programmable Logic Device)

  • Xilinx ISE Software

  • VHDL Entities/Architectures

  • VHDL Testbench

  • Programmiersprache VHDL

  • Timing/Metastabilitäten 

Additional information

Voraussetzungen: Kenntnisse der Grundlagen der Elektrotechnik und der Programmierung

Zielgruppe: Studierende im Doktoratsstudium sowie im Bachelor- und Masterstudium Telekommunikation sowie verwandter Fachgebiete in Elektrotechnik und Informatik 

Anmeldung:   per Mail an wolfgang.gartner@tuwien.ac.at erfoderlich (bitte geben Sie bekannt ob Sie im Labor auf Ihrem eigenen Notebook arbeiten möchten -  ein eigener Laptop wäre von Vorteil!)

Termine: Di 9:30-11:30 Raum: CG 0210

Erste Vorlesung: Di., 1.3.2016

Leistungsnachweis: Laborübungen, Protokoll(e) 

Literatur: Es wird ein Skriptum zum download angeboten.

Sprache: Deutsch 

 

 

Lecturers

Institute

Examination modalities

Laborübungen, Protokolle

Course registration

Registration modalities

per Mail an wolfgang.gartner@tuwien.ac.at erfoderlich (bitte geben Sie bekannt ob Sie im Labor auf Ihrem eigenen Notebook arbeiten möchten)

Curricula

Literature

No lecture notes are available.

Miscellaneous

  • Attendance Required!

Language

German