384.178 Labor SoC Design
Diese Lehrveranstaltung ist in allen zugeordneten Curricula Teil der STEOP.
Diese Lehrveranstaltung ist in mindestens einem zugeordneten Curriculum Teil der STEOP.

2020W, UE, 4.0h, 6.0EC

Merkmale

  • Semesterwochenstunden: 4.0
  • ECTS: 6.0
  • Typ: UE Übung
  • Format der Abhaltung: Hybrid

Lernergebnisse

Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage des SoC-Labors üben die Studenten verschiedene Verfahren zum Entwerfen eines Systems on Chip. Das Architekturdesign, der IP-Kauf (FPGA) -Implementierungsablauf. Neben der Einführung einiger Hardware-Verifizierungskonzepte, die bei der Entwicklung von Projekten angewendet werden sollen.

Einführung in System Verilog und das Üben von System Verilog-Assertions und Verifikationstechnologien nach Industriestandard wie OVM und UVM.

Die Studenten werden auch in den ASIC-Designfluss eingeführt und üben einige Hands-on Übungen.

Inhalt der Lehrveranstaltung

Das SoC Design-Projekt in Gruppen wird während des Semesters umgesetzt und Mitte März eingereicht.
- Hardware-Verifizierungsdomäne (1 Woche)
Einführung in die formale Hardwareüberprüfung Funktionsüberprüfung im Entwurfszyklus
- Tools und Methoden zur Hardwareüberprüfung (2 Wochen)
Verifizierungsumgebung Metrikgesteuerte Verifizierungsplanung Definition und Erfassung von Metriken Monitore und Kontrolleure Abschluss der Überprüfung Automatisierte Testgenerierung
- System Verilog Assertions (3 Wochen)
- Industriestandard-Verifikationstechnologien (1 Woche)

  • Universal Verification Methodology (UVM)
  • Open Verification Methodology (OVM)
  • Verification Methodology Manual (VMM)

- ASIC Design Flow (6 Wochen)

 

Methoden

 

 

Praktische Projekte, Präsentationen, Laborübungen

Prüfungsmodus

Mündlich

Vortragende Personen

Institut

LVA Termine

TagZeitDatumOrtBeschreibung
Di.13:00 - 15:0006.10.2020 Zoom Meeting https://tuwien.zoom.us/j/95959939674 Meeting ID: 959 5993 9674 (LIVE)Introductory Session
Di.13:00 - 15:0013.10.2020 - 03.11.2020 Join Zoom Meeting https://tuwien.zoom.us/j/91607744304 Meeting ID: 916 0774 4304 (LIVE)SoC lab
Di.13:00 - 15:0017.11.2020 https://tuwien.zoom.us/j/95959939674 (LIVE)SystemVerilog Assertions
Di.13:00 - 15:0024.11.2020 https://tuwien.zoom.us/j/95959939674 (LIVE)Mid Term Presentation 1
Di.13:00 - 15:0001.12.2020 https://tuwien.zoom.us/j/95959939674 (LIVE)Industrial verification standards OVM, UVM,VVM
Di.13:00 - 15:0026.01.2021 https://tuwien.zoom.us/j/95959939674 (LIVE)Mid Term Presentation 2
Di.13:00 - 17:0002.03.2021 Project Submission
Labor SoC Design - Einzeltermine
TagDatumZeitOrtBeschreibung
Di.06.10.202013:00 - 15:00 Zoom Meeting https://tuwien.zoom.us/j/95959939674 Meeting ID: 959 5993 9674Introductory Session
Di.13.10.202013:00 - 15:00 Join Zoom Meeting https://tuwien.zoom.us/j/91607744304 Meeting ID: 916 0774 4304SoC lab
Di.20.10.202013:00 - 15:00 Join Zoom Meeting https://tuwien.zoom.us/j/91607744304 Meeting ID: 916 0774 4304SoC lab
Di.27.10.202013:00 - 15:00 Join Zoom Meeting https://tuwien.zoom.us/j/91607744304 Meeting ID: 916 0774 4304SoC lab
Di.03.11.202013:00 - 15:00 Join Zoom Meeting https://tuwien.zoom.us/j/91607744304 Meeting ID: 916 0774 4304SoC lab
Di.17.11.202013:00 - 15:00 https://tuwien.zoom.us/j/95959939674SystemVerilog Assertions
Di.24.11.202013:00 - 15:00 https://tuwien.zoom.us/j/95959939674Mid Term Presentation 1
Di.01.12.202013:00 - 15:00 https://tuwien.zoom.us/j/95959939674Industrial verification standards OVM, UVM,VVM
Di.26.01.202113:00 - 15:00 https://tuwien.zoom.us/j/95959939674Mid Term Presentation 2
Di.02.03.202113:00 - 17:00 Project Submission

Leistungsnachweis

Praktische Projekte und Präsentationen

Gruppentermine

GruppeTagZeitDatumOrtBeschreibung
Group ADi.11:00 - 12:3010.11.2020 - 19.01.2021 Rechnerraum CA0208384.178 Labor SoC Design Group A
Group BDi.13:30 - 15:0010.11.2020 - 19.01.2021 Rechnerraum CA0208384.178 Labor SoC Design Group B
Group CDi.16:00 - 17:3010.11.2020 - 19.01.2021 Rechnerraum CA0208384.178 Labor SoC Design Group C

LVA-Anmeldung

Von Bis Abmeldung bis
06.10.2020 16:00 13.10.2020 16:00 27.10.2020 16:00

Gruppen-Anmeldung

GruppeAnmeldung VonBis
Group A03.11.2020 18:0008.11.2020 12:00
Group B03.11.2020 18:0008.11.2020 12:00
Group C03.11.2020 18:0008.11.2020 12:00

Curricula

StudienkennzahlSemesterAnm.Bed.Info
066 504 Masterstudium Embedded Systems

Literatur

Es wird kein Skriptum zur Lehrveranstaltung angeboten.

Vorausgehende Lehrveranstaltungen

Sprache

Englisch