384.154 Embedded Systems in FPGAs
Diese Lehrveranstaltung ist in allen zugeordneten Curricula Teil der STEOP.
Diese Lehrveranstaltung ist in mindestens einem zugeordneten Curriculum Teil der STEOP.

2020S, VU, 3.0h, 4.5EC
Diese Lehrveranstaltung wird nach dem neuen Modus evaluiert. Mehr erfahren

LVA-Bewertung

Merkmale

  • Semesterwochenstunden: 3.0
  • ECTS: 4.5
  • Typ: VU Vorlesung mit Übung

Lernergebnisse

Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage die Grundkonzepte von Modellierung, Simulation und Entwurfsmethoden eingebetteter Systeme zu verstehen. Für weitere Informationen wenden Sie sich bitte an die Lehrende.

Inhalt der Lehrveranstaltung

Embedded Systems werden nicht mehr manuell entworfen. Heute werden digitale Schaltungen aus einer Spezifikation in einer Hardwarebeschreibunssprache (HDL) automatisch erzeugt ("Synthese"). Abhängig vom Abstraktionsgrad der Spezifikation wird zwischen unterschiedlichen Synthesearten unterschieden. Diese Vorlesung befasst sich mit der Modellierung, Simulation, Entwurf von digitalen Schaltungen, Analog Mixed-Signal Schaltungen, vollständigen System on Chip (SoC) Lösungen und auch der Synthese aus abstrakten Systembeschreibungen (High Level Synthese).

Methoden

Vorlesungsfolien und weiterführende Literatur-Referenzen

Werkzeuge für die Laborübung

Die Vorelsung und Laborübungen werden in englischer Sprache abgehalten.

Prüfungsmodus

Schriftlich und Mündlich

Weitere Informationen

Die Vorlesung Embedded Systems in FPGA (SS2020) wird jeden Mittwoch, von 09:30-11:00 im Seminarraum 127 (EEIT, Grußhausstraße 27-29, 1040 Wien) abgehalten. Die Vorelsungsreihe startet am 11.03.2020.

Details zum Ablauf der Vorlesung werden im Zuge der ersten Vorelsungeinheit präsentiert.

Vortragende

Institut

LVA Termine

TagZeitDatumOrtBeschreibung
Mi.09:30 - 11:0011.03.2020Seminarraum 127 Embedded Systems in FPGA

Leistungsnachweis

Schriftliche Prüfung (Kontakt: semeen.rehman@tuwien.ac.at)

Laborübung (Kontakt: saeed.seyedfaraji@tuwien.ac.at ; semeen.rehman@tuwien.ac.at)

Teil 1: Vier SystemC Aufgaben

Teil 2: Vier ZynQ Aufgaben

Abgabegespräch zu jeder Aufgabe

Prüfungen

TagZeitDatumOrtPrüfungsmodusAnmeldefristAnmeldungPrüfung
Mi.15:00 - 18:0029.07.2020EI 8 Pötzl HS schriftlich01.07.2020 08:00 - 22.07.2020 23:59in TISSEXAM III

LVA-Anmeldung

Von Bis Abmeldung bis
25.02.2020 18:00 10.03.2020 23:00 10.03.2020 23:00

Curricula

StudienkennzahlSemesterAnm.Bed.Info
066 504 Masterstudium Embedded Systems

Literatur

Es wird kein Skriptum zur Lehrveranstaltung angeboten.

Vorkenntnisse

Kenntnisse im digitalen Schaltungs- und Systemdesign (LVA DIS, Mikrocomputer)

Kenntnisse im Schaltungsdesign mit VHDL (LVA DIS)

Grundlegende Kenntnisse in Modelierung und Simulation (LVA DIS, LIS)

Kenntnisse im testen und verifizieren von Hardwareschaltungen (LVA DIS)

Kenntnisse der Programmiersprache C/C++ (LVA Programmieren 1 und 2)

Sprache

Englisch