Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage die Grundkonzepte von Modellierung, Simulation und Entwurfsmethoden eingebetteter Systeme zu verstehen. Für weitere Informationen wenden Sie sich bitte an die Lehrende.

Embedded Systems werden nicht mehr manuell entworfen. Heute werden digitale Schaltungen aus einer Spezifikation in einer Hardwarebeschreibunssprache (HDL) automatisch erzeugt ("Synthese"). Abhängig vom Abstraktionsgrad der Spezifikation wird zwischen unterschiedlichen Synthesearten unterschieden. Diese Vorlesung befasst sich mit der Modellierung, Simulation, Entwurf von digitalen Schaltungen, Analog Mixed-Signal Schaltungen, vollständigen System on Chip (SoC) Lösungen und auch der Synthese aus abstrakten Systembeschreibungen (High Level Synthese).

Vorlesungsfolien und weiterführende Literatur-Referenzen

Werkzeuge für die Laborübung

Die Vorelsung und Laborübungen werden in englischer Sprache abgehalten.

Die Vorlesung Embedded Systems in FPGA (SS2020) wird jeden Mittwoch, von 09:30-11:00 im Seminarraum 127 (EEIT, Grußhausstraße 27-29, 1040 Wien) abgehalten. Die Vorelsungsreihe startet am 11.03.2020.

Details zum Ablauf der Vorlesung werden im Zuge der ersten Vorelsungeinheit präsentiert.

Schriftliche Prüfung (Kontakt: semeen.rehman@tuwien.ac.at)

Laborübung (Kontakt: saeed.seyedfaraji@tuwien.ac.at ; semeen.rehman@tuwien.ac.at)

Teil 1: Vier SystemC Aufgaben

Teil 2: Vier ZynQ Aufgaben

Abgabegespräch zu jeder Aufgabe

Kenntnisse im digitalen Schaltungs- und Systemdesign (LVA DIS, Mikrocomputer)

Kenntnisse im Schaltungsdesign mit VHDL (LVA DIS)

Grundlegende Kenntnisse in Modelierung und Simulation (LVA DIS, LIS)

Kenntnisse im testen und verifizieren von Hardwareschaltungen (LVA DIS)

Kenntnisse der Programmiersprache C/C++ (LVA Programmieren 1 und 2)