Ziel dieser Laborübung ist es, praktische Erfahrung mit modernen Entwurfswerkzeugen für die ASIC Entwicklung (Application Specific Integrated Circuits) zu sammeln.

Die Laborübung unterteilt sich im Wesentlichen in zwei Teile, einen geführten Teil der sich mit ausgewählten Aspekten des Entwurfs von digitalen ASICs beschäftigt und einem praktischen Teil, bei der das vermittelte Wissen angewendet werden soll.

Die Laborübung wird in Form von Kleingruppen in der Größe von in maximal zwei Personen durchgeführt. Die Laborübung ist dreigeteilt. Dabei steigt die Komplexität der Aufgabe, welche zu designen und implementieren ist, an.

02.03.2017 13:30-14:00  CD0404  Shami   Vorbesprechung

¿20. April 17:00 Deadline Task 1 ¿25. May 17:00 Deadline Task 2 ¿29. June 17:00 Deadline Task 3 ¿Late Submission will cost you 50% of the marks

Bei mehr Anmeldungen als Plätzen werden Studierende mit aktivem relevanten Masterstudium (066 438, 066 439, 066 504, 066 507 und 066 508) bevorzugt gegenüber Studierenden anderer Studienrichtungen zur LVA zugelassen. Innerhalb dieser Gruppen entscheidet das Los über die Platzzuordnung.

Die Beurteilungen werden basierend auf den implementierten Aufgaben erstellt. Die maximalen erreichbaren Punke für die Aufgaben sind 15, 35 und 50 Punkte. Ab 50 Gesamtpunkten ist die LVA positiv absolviert, die weiteren Beurteilungsschritte sind 62,5 Punkte, 75 Punkte und 87,5 Punkte.

Abgabemöglichkeit für die Aufgaben bestehen jeweils Donnerstags im Rechnerraum am ICT. Abgabewünsche außerhalb der drei Nachmittage mit den Deadlines bitte 2 Tage zuvor per Email an die LVA-Leitung bekannt geben.

Die Vortragsunterlagen zur Lehrveranstaltung sind erhältlich. Auf die jeweils aktuellste Version kann im TISS zugegriffen werden.

Die Lehrbücher, die unter Links aufgeführt sind, können aus dem TU Netz digital bezogen werden.

Knowledge of Hardware Descriptive languages like VHDL/Verilog with good understanding of Digital System design, Computer Architecture