Achtung ! Wegen eines Fehlers wird derzeit der Studienbeitragsstatus und somit auch der Fortmeldungsstatus falsch angezeigt. An der Behebung des Fehlers wird gearbeitet. Wir danken für Ihr Verständnis!

384.086 Digitale Integrierte Schaltungen
Diese Lehrveranstaltung ist in allen zugeordneten Curricula Teil der STEOP.
Diese Lehrveranstaltung ist in mindestens einem zugeordneten Curriculum Teil der STEOP.

2019W, VU, 2.0h, 3.0EC

Merkmale

  • Semesterwochenstunden: 2.0
  • ECTS: 3.0
  • Typ: VU Vorlesung mit Übung

Lernergebnisse

Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage

- den ASIC und FPGA Designflow zu erläutern;

- wichtige Synthesealgorithmen wie Logiksynthese und Technologiemapping zu demonstrieren;

- einfache Designs in FPGAs zu modellieren, zu validieren, und zu implementieren;

- die Simulations- und Synthesesemantik einer HDL (VHDL oder Verilog) zu diskutieren;

- HDL Modelle für Netzlisten, Datenfluss, Prozesse, Algorithmen zu entwerfen, zu simulieren und zu validieren.

 

Inhalt der Lehrveranstaltung

Die Vorlesung basiert auf dem Buch "Lehrbuch Digitaltechnik" von Jürgen Reichardt. Der Link zur digitalen Version des Buches ist unter "Literatur" angegeben. Zusätzlich sind die Folien und ergänzende Unterlagen für angemeldete Studierende im Downloadbereich der LVA verfügbar.

Die Themengebiete sind: Modellierung digitaler Schaltungen, VHDL, fortgeschrittene Logikminimierung, physikaische Implementierung und Beschaltung von Logikgattern, Datenpfadkomponenten, Latches, Flipflops und Register, Entwurf synchroner Schaltungen, Synchronisation,  Programmierbare Logik und weitere Themen der Digitaltechnik.

 

Methoden

Der Inhalt wird in Vorlesungen vermittelt und die praktischen Teile werden in Übungen erworben und vertieft.

Der Übungsteil besteht aus zwei Teilen:

  1. Einem "Design-Time"-Teil, bei dem alle essentiellen Schritte im Design-und-Verifikations-Flow durch ein fortlaufendes Beispiel durchlaufen werden
  2. Einem "Run-Time"-Teil, bei dem das im "Design-Time"-Teil entworfene System auf einer FPGA-Plattfrom betrieben und verifiziert wird

 Als HDL kommt VHDL und Verilog zur Anwendung.

Prüfungsmodus

Schriftlich und Mündlich

Weitere Informationen

Die Anmeldung ist zur Absolvierung der LVA notwendig, ermöglicht den Download der Folien und ist zur Absolvierung der Laborübungen (zusätzliche Gruppenanmeldung) notwendig.

Diese LVA ist, unter anderem, Teil des Embedded Systems Master Programms, und da insbesondere des SoC Tracks. Das Institut für Computertechnik bietet dazu auch andere, relevante Lehrveranstaltungen an.

ECTS Aufstellung:

26h ...   Anwesenheit in der Vorlesung/Übung
10h ...   VELS/Simulation Aufgaben
18h ...  Labore
21h ...   Vorbereitung auf die Prüfung
---------------
75h ...  entspricht 3 ECTS


 

Vortragende

Institut

LVA Termine

TagZeitDatumOrtBeschreibung
Di.09:00 - 11:0001.10.2019 - 21.01.2020EI 3A Hörsaal Digitale Integrierte Schaltungen
Mo.11:00 - 13:0007.10.2019 - 27.01.2020 Rechnerraum ICT (CA0208)DIS-Übungen
Digitale Integrierte Schaltungen - Einzeltermine
TagDatumZeitOrtBeschreibung
Di.01.10.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Mo.07.10.201911:00 - 13:00 Rechnerraum ICT (CA0208)DIS-Übungen
Di.08.10.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Mo.14.10.201911:00 - 13:00 Rechnerraum ICT (CA0208)DIS-Übungen
Di.15.10.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Mo.21.10.201911:00 - 13:00 Rechnerraum ICT (CA0208)DIS-Übungen
Di.22.10.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Mo.28.10.201911:00 - 13:00 Rechnerraum ICT (CA0208)DIS-Übungen
Di.29.10.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Mo.04.11.201911:00 - 13:00 Rechnerraum ICT (CA0208)DIS-Übungen
Di.05.11.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Mo.11.11.201911:00 - 13:00 Rechnerraum ICT (CA0208)DIS-Übungen
Di.12.11.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Mo.18.11.201911:00 - 13:00 Rechnerraum ICT (CA0208)DIS-Übungen
Di.19.11.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Mo.25.11.201911:00 - 13:00 Rechnerraum ICT (CA0208)DIS-Übungen
Di.26.11.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Mo.02.12.201911:00 - 13:00 Rechnerraum ICT (CA0208)DIS-Übungen
Di.03.12.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Mo.09.12.201911:00 - 13:00 Rechnerraum ICT (CA0208)DIS-Übungen

Leistungsnachweis

Die Prüfungen werden schriftlich oder mündlich abgehalten. Der Modus ist beim jeweiligen Prüfungstermin ersichtlich. Für das Antreten bei der Prüfung ist das positive Absolvieren der VHDL-Übungen notwendig.

Bei der Prüfung sind keine Unterlagen oder technische Hilfsmittel (z. B. Taschenrechner) erlaubt.

Übungen:

  • 8 VELS/Simulationsbeispiele: 6,25 Punkte jedes -> 50 Punkte
  • 2 FPGA Labore: 25 Punkte jeweils -> 50 Punkte

Aus den Übungen müssen mindestens 51 Punkte erreicht werden, um zur Prüfung zugelassen zu werden.
Die Überschusspunkte 52-100 werden zur Notenbewertung mitgenommen, also maximal 49 Punkte.
Prüfung: maximal 100 Punkte
Bewertung: maximal 149 Punkte möglich:

0-74 Punkte -> N5

75-93 Punkte -> G4

94-112 Punklte -> B3

113-131 Punkte -> U2

132-149 Punkte -> S1

Prüfungen

TagZeitDatumOrtPrüfungsmodusAnmeldefristAnmeldungPrüfung
Di.15:00 - 17:0010.12.2019 Büro Prof. Jantschmündlich12.11.2019 00:00 - 06.12.2019 23:59in TISSDIS Prüfung
Di.09:00 - 11:0021.01.2020HS 14A Günther Feuerstein schriftlich06.01.2020 00:00 - 14.01.2020 23:59in TISSDIS Prüfung
Di.09:00 - 11:0025.02.2020HS 14A Günther Feuerstein schriftlich11.02.2020 00:00 - 21.02.2020 23:59in TISSDIS Prüfung
Di.15:00 - 17:0007.04.2020 Büro Prof. Jantschmündlich10.03.2020 00:00 - 03.04.2020 23:59in TISSDIS Prüfung
Di.15:00 - 17:0026.05.2020 Büro Prof. Jantschmündlich28.04.2020 00:00 - 22.05.2020 23:59in TISSDIS Prüfung

LVA-Anmeldung

Von Bis Abmeldung bis
01.10.2019 10:45 13.10.2019 23:59 13.10.2019 23:59

Anmeldemodalitäten:

Die Anmeldung ist zur Absolvierung der LVA notwendig, ermöglicht den Download der Folien und ist zur Absolvierung der Laborübungen notwendig.

Curricula

Literatur

Reichardt, Jürgen, Lehrbuch Digitaltechnik, Oldenbourg Verlag, 2013.

Kesel, Frank / Bartholomä, Ruben, Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs, Oldenbourg Verlag, 2013

Vertiefende Lehrveranstaltungen

Sprache

Deutsch