384.086 Digitale Integrierte Schaltungen
Diese Lehrveranstaltung ist in allen zugeordneten Curricula Teil der STEOP.
Diese Lehrveranstaltung ist in mindestens einem zugeordneten Curriculum Teil der STEOP.

2018W, VU, 2.0h, 3.0EC

Merkmale

  • Semesterwochenstunden: 2.0
  • ECTS: 3.0
  • Typ: VU Vorlesung mit Übung

Ziele der Lehrveranstaltung

Beherrschung verschiedener Methoden und Prinzipien als Grundlage für den digitalen Schaltungsentwurf.

Inhalt der Lehrveranstaltung

Die Vorlesung basiert auf dem Buch "Lehrbuch Digitaltechnik" von Jürgen Reichardt. Der Link zur digitalen Version des Buches ist unter "Literatur" angegeben. Zusätzlich sind die Folien und ergänzende Unterlagen für angemeldete Studierende im Downloadbereich der LVA verfügbar.

Die Themengebiete sind: Modellierung digitaler Schaltungen, VHDL, fortgeschrittene Logikminimierung, physikaische Implementierung und Beschaltung von Logikgattern, Datenpfadkomponenten, Interconnectkomponenten, Latches und Flipflops, Entwurf synchroner Schaltungen, Synchronisation, digitale Halbleiterspeicher, Programmierbare Logik und weitere Themen der Digitaltechnik.

 

Weitere Informationen

Die Anmeldung ist zur Absolvierung der LVA notwendig, ermöglicht den Download der Folien und ist zur Absolvierung der Laborübungen (zusätzliche Gruppenanmeldung) notwendig.

Diese LVA ist, unter anderem, Teil des Embedded Systems Master Programms, und da insbesondere des SoC Tracks. Das Institut für Computertechnik bietet dazu auch andere, relevante Lehrveranstaltungen an.

ECTS Aufstellung:

26h ...   Anwesenheit in der Vorlesung/Übung
10h ...   VELS/Simulation Aufgaben
18h ...  Labore
21h ...   Vorbereitung auf die Prüfung
---------------
75h ...  entspricht 3 ECTS


 

Vortragende

Institut

LVA Termine

TagZeitDatumOrtBeschreibung
Di.09:00 - 11:0002.10.2018 - 22.01.2019EI 3A Hörsaal Digitale Integrierte Schaltungen
Digitale Integrierte Schaltungen - Einzeltermine
TagDatumZeitOrtBeschreibung
Di.02.10.201809:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.09.10.201809:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.16.10.201809:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.23.10.201809:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.30.10.201809:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.06.11.201809:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.13.11.201809:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.20.11.201809:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.27.11.201809:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.04.12.201809:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.11.12.201809:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.18.12.201809:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.08.01.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.15.01.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.22.01.201909:00 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen

Leistungsnachweis

Die Prüfungen werden schriftlich oder mündlich abgehalten. Der Modus ist beim jeweiligen Prüfungstermin ersichtlich. Für das Antreten bei der Prüfung ist das positive Absolvieren der VHDL-Übungen notwendig.

Bei der Prüfung sind keine Unterlagen oder technische Hilfsmittel (z. B. Taschenrechner) erlaubt.

Übungen:

  • 4 VELS/Simulationsbeispiele: 12,5 Punkte jedes -> 50 Punkte
  • 2 FPGA Labore: 25 Punkte jeweils -> 50 Punkte

Aus den Übungen müssen mindestens 50 Punkte erreicht werden, um zur Prüfung zugelassen zu werden.
Die Überschusspunkte 51-100 werden zur Notenbewertung mitgenommen, also maximal 50 Punkte.
Prüfung: maximal 100 Punkte
Bewertung: maximal 150 Punkte möglich:

0-74 Punkte -> N5

75-93 Punkte -> G4

94-112 Punklte -> B3

113-131 Punkte -> U2

132-150 Punkte -> S1

Prüfungen

TagZeitDatumOrtPrüfungsmodusAnmeldefristAnmeldungPrüfung
Di.15:00 - 17:0005.11.2019 Büro Prof. Jantschmündlich08.10.2019 00:00 - 01.11.2019 23:59in TISSDIS Prüfung
Di.15:00 - 17:0010.12.2019 Büro Prof. Jantschmündlich12.11.2019 00:00 - 06.12.2019 23:59in TISSDIS Prüfung
Di.09:00 - 11:0021.01.2020HS 14A Günther Feuerstein schriftlich06.01.2020 00:00 - 14.01.2020 23:59in TISSDIS Prüfung
Di.09:00 - 11:0025.02.2020HS 14A Günther Feuerstein schriftlich11.02.2020 00:00 - 21.02.2020 23:59in TISSDIS Prüfung
Di.15:00 - 17:0007.04.2020 Büro Prof. Jantschmündlich10.03.2020 00:00 - 03.04.2020 23:59in TISSDIS Prüfung
Di.15:00 - 17:0026.05.2020 Büro Prof. Jantschmündlich28.04.2020 00:00 - 22.05.2020 23:59in TISSDIS Prüfung

Gruppentermine

GruppeTagZeitDatumOrtBeschreibung
Task 1 (Practice), Slot 1Mi.13:00 - 16:0007.11.2018 Rechnerraum ICT CA0208Task 1 (Practice), Slot 1
Task 1 (Practice), Slot 2Do.13:00 - 16:0008.11.2018 Rechnerraum ICT CA0208Task 1 (Practice), Slot 2
Task 1 (Practice), Slot 3Mi.13:00 - 16:0014.11.2018 Rechnerraum ICT CA0208Task 1 (Practice), Slot 3
Task 1 (Practice), Slot 4Do.13:00 - 16:0015.11.2018 Rechnerraum ICT CA0208Task 1 (Practice), Slot 4
Task 1 (Practice), Slot 5Mi.13:00 - 16:0021.11.2018 Rechnerraum ICT CA0208Task 1 (Practice), Slot 5
Task 1 (Submission), Slot 1Do.13:00 - 16:0022.11.2018 Rechnerraum ICT CA0208Task 1 (Submission), Slot 1
Task 1 (Submission), Slot 2Mi.13:00 - 16:0028.11.2018 Rechnerraum ICT CA0208Task 1 (Submission), Slot 2
Task 1 (Submission), Slot 3Do.13:00 - 16:0029.11.2018 Rechnerraum ICT CA0208Task 1 (Submission), Slot 3
Task 1 (Submission), Slot 4Mi.13:00 - 16:0005.12.2018 Rechnerraum ICT CA0208Task 1 (Submission), Slot 4
Task 1 (Submission), Slot 5Do.13:00 - 16:0006.12.2018 Rechnerraum ICT CA0208Task 1 (Submission), Slot 5
Task 1 (Submission), Slot 6Mi.13:00 - 16:0012.12.2018 Rechnerraum ICT CA0208Task 1 (Submission), Slot 6
Task 2 (Practice), Slot 1Do.13:00 - 16:0013.12.2018 Rechnerraum ICT CA0208Task 2 (Practice), Slot 1
Task 2 (Practice), Slot 2Mi.13:00 - 16:0019.12.2018 Rechnerraum ICT CA0208Task 2 (Practice), Slot 2
Task 2 (Practice), Slot 3Do.13:00 - 16:0020.12.2018 Rechnerraum ICT CA0208384.086 Digitale Integrierte Schaltungen Task 2 (Practice), Slot 3
Task 2 (Practice), Slot 4Mi.13:00 - 16:0009.01.2019 Rechnerraum ICT CA0208Task 2 (Practice), Slot 4
Task 2 (Practice), Slot 5Do.13:00 - 16:0010.01.2019 Rechnerraum ICT CA0208Task 2 (Practice), Slot 5
Task 2 (Submission), Slot 1Mi.13:00 - 16:0016.01.2019 Rechnerraum ICT CA0208Task 2 (Submission), Slot 1
Task 2 (Submission), Slot 2Do.13:00 - 16:0017.01.2019 Rechnerraum ICT CA0208Task 2 (Submission), Slot 2
Task 2 (Submission), Slot 3Mi.00:00 - 00:0023.01.2019 Rechnerraum ICT CA0208Task 2 (Submission), Slot 3
Task 2 (Submission), Slot 4Do.13:00 - 16:0024.01.2019 Rechnerraum ICT CA0208Task 2 (Submission), Slot 4
Task 2 (Submission), Slot 5Mi.13:00 - 16:0030.01.2019 Rechnerraum ICT CA0208Task 2 (Submission), Slot 5
Task 2 (Submission), Slot 6Do.13:00 - 16:0031.01.2019 Rechnerraum ICT CA0208384.086 Digitale Integrierte Schaltungen Task 2 (Submission), Slot 6

LVA-Anmeldung

Von Bis Abmeldung bis
02.10.2018 10:45 14.10.2018 23:59 14.10.2018 23:59

Anmeldemodalitäten:

Die Anmeldung ist zur Absolvierung der LVA notwendig, ermöglicht den Download der Folien und ist zur Absolvierung der Laborübungen (zusätzliche Gruppenanmeldung) notwendig.

Gruppen-Anmeldung

GruppeAnmeldung VonBis
Task 1 (Practice), Slot 115.10.2018 09:0031.10.2018 23:59
Task 1 (Practice), Slot 215.10.2018 09:0031.10.2018 23:59
Task 1 (Practice), Slot 315.10.2018 09:0031.10.2018 23:59
Task 1 (Practice), Slot 415.10.2018 09:0031.10.2018 23:59
Task 1 (Practice), Slot 515.10.2018 09:0031.10.2018 23:59
Task 1 (Submission), Slot 115.10.2018 09:0031.10.2018 23:59
Task 1 (Submission), Slot 215.10.2018 09:0031.10.2018 23:59
Task 1 (Submission), Slot 315.10.2018 09:0031.10.2018 23:59
Task 1 (Submission), Slot 415.10.2018 09:0031.10.2018 23:59
Task 1 (Submission), Slot 515.10.2018 09:0031.10.2018 23:59
Task 1 (Submission), Slot 615.10.2018 09:0031.10.2018 23:59
Task 2 (Practice), Slot 115.10.2018 09:0031.10.2018 23:59
Task 2 (Practice), Slot 215.10.2018 09:0031.10.2018 23:59
Task 2 (Practice), Slot 315.10.2018 09:0031.10.2018 23:59
Task 2 (Practice), Slot 415.10.2018 09:0031.10.2018 23:59
Task 2 (Practice), Slot 515.10.2018 09:0031.10.2018 23:59
Task 2 (Submission), Slot 115.10.2018 09:0031.10.2018 23:59
Task 2 (Submission), Slot 215.10.2018 09:0031.10.2018 23:59
Task 2 (Submission), Slot 315.10.2018 09:0031.10.2018 23:59
Task 2 (Submission), Slot 415.10.2018 09:0031.10.2018 23:59
Task 2 (Submission), Slot 515.10.2018 09:0031.10.2018 23:59
Task 2 (Submission), Slot 615.10.2018 09:0031.10.2018 23:59

Curricula

Literatur

Reichardt, Jürgen, Lehrbuch Digitaltechnik, Oldenbourg Verlag, 2013.

Kesel, Frank / Bartholomä, Ruben, Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs, Oldenbourg Verlag, 2013

Vertiefende Lehrveranstaltungen

Sprache

Deutsch