384.086 Digitale Integrierte Schaltungen
Diese Lehrveranstaltung ist in allen zugeordneten Curricula Teil der STEOP.
Diese Lehrveranstaltung ist in mindestens einem zugeordneten Curriculum Teil der STEOP.

2017W, VU, 2.0h, 3.0EC

Merkmale

  • Semesterwochenstunden: 2.0
  • ECTS: 3.0
  • Typ: VU Vorlesung mit Übung

Ziele der Lehrveranstaltung

Beherrschung verschiedener Methoden und Prinzipien als Grundlage für den digitalen Schaltungsentwurf.

Inhalt der Lehrveranstaltung

Die Vorlesung basiert auf dem Buch "Lehrbuch Digitaltechnik" von Jürgen Reichardt. Der Link zur digitalen Version des Buches ist unter "Literatur" angegeben. Zusätzlich sind die Folien und ergänzende Unterlagen für angemeldete Studierende im Downloadbereich der LVA verfügbar.

Die Themengebiete sind: Modellierung digitaler Schaltungen, VHDL, fortgeschrittene Logikminimierung, physikaische Implementierung und Beschaltung von Logikgattern, Datenpfadkomponenten, Interconnectkomponenten, Latches und Flipflops, Entwurf synchroner Schaltungen, Synchronisation, digitale Halbleiterspeicher, Programmierbare Logik und weitere Themen der Digitaltechnik.

 

Weitere Informationen

Die Anmeldung ist zur Absolvierung der LVA notwendig, ermöglicht den Download der Folien und ist zur Absolvierung der Laborübungen (zusätzliche Gruppenanmeldung) notwendig.

Diese LVA ist, unter anderem, Teil des Embedded Systems Master Programms, und da insbesondere des SoC Tracks. Das Institut für Computertechnik bietet dazu auch andere, relevante Lehrveranstaltungen an.

ECTS Aufstellung:

26h ...   Anwesenheit in der Vorlesung/Übung
10h ...   VELS/Simulation Aufgaben
18h ...  Labore
21h ...   Vorbereitung auf die Prüfung
---------------
75h ...  entspricht 3 ECTS


 

Vortragende Personen

Institut

LVA Termine

TagZeitDatumOrtBeschreibung
Di.09:15 - 11:0003.10.2017 - 23.01.2018EI 3A Hörsaal Digitale Integrierte Schaltungen
Digitale Integrierte Schaltungen - Einzeltermine
TagDatumZeitOrtBeschreibung
Di.03.10.201709:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.10.10.201709:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.17.10.201709:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.24.10.201709:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.31.10.201709:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.07.11.201709:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.14.11.201709:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.21.11.201709:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.28.11.201709:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.05.12.201709:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.12.12.201709:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.19.12.201709:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.09.01.201809:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.16.01.201809:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen
Di.23.01.201809:15 - 11:00EI 3A Hörsaal Digitale Integrierte Schaltungen

Leistungsnachweis

Die Prüfungen werden schriftlich oder mündlich abgehalten. Der Modus ist beim jeweiligen Prüfungstermin ersichtlich. Für das Antreten bei der Prüfung ist das positive Absolvieren der VHDL-Übungen notwendig.

Bei der Prüfung sind keine Unterlagen oder technische Hilfsmittel (z. B. Taschenrechner) erlaubt.

Übungen:

  • 5 VELS/Simulationsbeispiele: 10 Punkte jedes -> 50 Punkte
  • 2 FPGA Labore: 25 Punkte jeweils -> 50 Punkte

Aus den Übungen müssen mindestens 50 Punkte erreicht werden, um zur Prüfung zugelassen zu werden.
Die Überschusspunkte 51-100 werden zur Notenbewertung mitgenommen, also maximal 50 Punkte.
Prüfung: maximal 100 Punkte
Bewertung: maximal 150 Punkte möglich:

0-74 Punkte -> N5

75-93 Punkte -> G4

94-112 Punklte -> B3

113-131 Punkte -> U2

132-150 Punkte -> S1

Gruppentermine

GruppeTagZeitDatumOrtBeschreibung
03. Nov'17, 09-12: Practice time for DIS Lab 1 (Optional)Fr.09:00 - 12:0003.11.2017 Rechnerraum CA0208 (2. Stock, ICT)Practice time for DIS Task 1 (Optional)
03. Nov'17, 1330-1630: Practice time for DIS Lab 1 (Optional)Fr.13:30 - 16:3003.11.2017 Rechnerraum CA0208 (2. Stock, ICT)Practice time for DIS Lab 1 (Optional)
06. Nov'17, 09-12: Practice time for DIS Lab 1 (Optional)Mo.09:00 - 12:0006.11.2017 Rechnerraum CA0208 (2. Stock, ICT)Practice time for DIS Lab 1 (Optional)
06. Nov'17, 1330-1630: Practice time for DIS Lab 1 (Optional)Mo.13:30 - 16:3006.11.2017 Rechnerraum CA0208 (2. Stock, ICT)Practice time for DIS Lab 1 (Optional)
07. Nov'17, 1330-1630: Practice time for DIS Lab 1 (Optional) 2Di.13:30 - 16:3007.11.2017 Rechnerraum CA0208 (2. Stock, ICT)Practice time for DIS Lab 1 (Optional)
08. Nov'17, 09-12: DIS Lab 1 submissionMi.09:00 - 12:0008.11.2017 Rechnerraum CA0208 (2. Stock, ICT)DIS Lab 1 submission
08. Nov'17, 1330-1630: DIS Lab 1 submissionMi.13:30 - 16:3008.11.2017 Rechnerraum CA0208 (2. Stock, ICT)DIS Lab 1 submission
09. Nov'17, 09-12: DIS Lab 1 submissionDo.09:00 - 12:0009.11.2017 Rechnerraum CA0208 (2. Stock, ICT)DIS Lab 1 submission
09. Nov'17, 1330-1630: DIS Lab1 submissionDo.13:30 - 16:3009.11.2017 Rechnerraum CA0208 (2. Stock, ICT)DIS Lab 1 submission
10. Nov'17, 09-12: DIS Lab 1 submissionFr.09:00 - 12:0010.11.2017 Rechnerraum CA0208 (2. Stock, ICT)DIS Lab 1 submission
10. Nov'17, 1330-1630: DIS Lab 1 submissionFr.13:30 - 16:3010.11.2017 Rechnerraum CA0208 (2. Stock, ICT)DIS Lab 1 submission
17. Nov'17, 09-12: Practice time for DIS Lab 2 (Optional)Fr.09:00 - 12:0017.11.2017 Rechnerraum CA0208 (2. Stock, ICT)Practice time for DIS Lab 2 (Optional)
17. Nov'17, 1330-1630: Practice time for DIS Lab 2 (Optional)Fr.13:30 - 16:3017.11.2017 Rechnerraum CA0208 (2. Stock, ICT)Practice time for DIS Lab 2 (Optional)
20. Nov'17, 09-12: Practice time for DIS Lab 2 (Optional)Mo.09:00 - 12:0020.11.2017 Rechnerraum CA0208 (2. Stock, ICT)Practice time for DIS Lab 2 (Optional)
20. Nov'17, 1330-1630: Practice time for DIS Lab 2 (Optional)Mo.13:30 - 16:3020.11.2017 Rechnerraum CA0208 (2. Stock, ICT)Practice time for DIS Lab 2 (Optional)
21. Nov'17, 1330-1630: Practice time for DIS Lab 2 (Optional)Di.13:30 - 16:3021.11.2017 Rechnerraum CA0208 (2. Stock, ICT)Practice time for DIS Lab 2 (Optional)
22. Nov'17, 09-12: DIS Lab 2 submissionMi.09:00 - 12:0022.11.2017 Rechnerraum CA0208 (2. Stock, ICT)DIS Lab 2 submission
22. Nov'17, 1330-1630: DIS Lab 2 submissionMi.13:30 - 16:3022.11.2017 Rechnerraum CA0208 (2. Stock, ICT)DIS Lab 2 submission
23. Nov'17, 09-12: DIS Lab 2 submissionDo.09:00 - 12:0023.11.2017 Rechnerraum CA0208 (2. Stock, ICT)DIS Lab 2 submission
23. Nov'17, 1330-1630: DIS Lab 2 submissionDo.13:30 - 16:3023.11.2017 Rechnerraum CA0208 (2. Stock, ICT)DIS Lab 2 submission
24. Nov'17, 09-12: DIS Lab 2 submissionFr.09:00 - 12:0024.11.2017 Rechnerraum CA0208 (2. Stock, ICT)DIS Lab 2 submission
24. Nov'17, 1330-1630: DIS Lab 2 submissionFr.13:30 - 16:3024.11.2017 Rechnerraum CA0208 (2. Stock, ICT)DIS Lab 2 submission

LVA-Anmeldung

Von Bis Abmeldung bis
03.10.2017 10:45 17.10.2017 18:00 17.10.2017 18:00

Anmeldemodalitäten

Die Anmeldung ist zur Absolvierung der LVA notwendig, ermöglicht den Download der Folien und ist zur Absolvierung der Laborübungen (zusätzliche Gruppenanmeldung) notwendig.

Gruppen-Anmeldung

GruppeAnmeldung VonBis
03. Nov'17, 09-12: Practice time for DIS Lab 1 (Optional)02.10.2017 08:0002.11.2017 23:59
03. Nov'17, 1330-1630: Practice time for DIS Lab 1 (Optional)02.10.2017 08:0002.11.2017 23:59
06. Nov'17, 09-12: Practice time for DIS Lab 1 (Optional)02.10.2017 08:0002.11.2017 23:59
06. Nov'17, 1330-1630: Practice time for DIS Lab 1 (Optional)02.10.2017 08:0002.11.2017 23:59
07. Nov'17, 1330-1630: Practice time for DIS Lab 1 (Optional) 202.10.2017 08:0002.11.2017 23:59
08. Nov'17, 09-12: DIS Lab 1 submission02.10.2017 08:0007.11.2017 23:59
08. Nov'17, 1330-1630: DIS Lab 1 submission02.10.2017 08:0007.11.2017 23:59
09. Nov'17, 09-12: DIS Lab 1 submission02.10.2017 08:0007.11.2017 23:59
09. Nov'17, 1330-1630: DIS Lab1 submission02.10.2017 08:0007.11.2017 23:59
10. Nov'17, 09-12: DIS Lab 1 submission02.10.2017 08:0007.11.2017 23:59
10. Nov'17, 1330-1630: DIS Lab 1 submission02.10.2017 08:0007.11.2017 23:59
17. Nov'17, 09-12: Practice time for DIS Lab 2 (Optional)02.10.2017 08:0016.11.2017 23:59
17. Nov'17, 1330-1630: Practice time for DIS Lab 2 (Optional)02.10.2017 08:0016.11.2017 23:59
20. Nov'17, 09-12: Practice time for DIS Lab 2 (Optional)02.10.2017 08:0016.11.2017 23:59
20. Nov'17, 1330-1630: Practice time for DIS Lab 2 (Optional)02.10.2017 08:0016.11.2017 23:59
21. Nov'17, 1330-1630: Practice time for DIS Lab 2 (Optional)02.10.2017 08:0016.11.2017 23:59
22. Nov'17, 09-12: DIS Lab 2 submission02.10.2017 08:0022.11.2017 23:59
22. Nov'17, 1330-1630: DIS Lab 2 submission02.10.2017 08:0022.11.2017 23:59
23. Nov'17, 09-12: DIS Lab 2 submission02.10.2017 08:0022.11.2017 23:59
23. Nov'17, 1330-1630: DIS Lab 2 submission02.10.2017 08:0022.11.2017 23:59
24. Nov'17, 09-12: DIS Lab 2 submission02.10.2017 08:0022.11.2017 23:59
24. Nov'17, 1330-1630: DIS Lab 2 submission02.10.2017 08:0022.11.2017 23:59

Curricula

StudienkennzahlVerbindlichkeitSemesterAnm.Bed.Info
066 438 Computertechnik Keine Angabe1. Semester
066 439 Mikroelektronik Keine Angabe1. Semester
066 504 Masterstudium Embedded Systems Pflichtfach1. Semester
066 507 Telecommunications Pflichtfach
066 508 Mikroelektronik und Photonik Pflichtfach1. Semester

Literatur

Reichardt, Jürgen, Lehrbuch Digitaltechnik, Oldenbourg Verlag, 2013.

Kesel, Frank / Bartholomä, Ruben, Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs, Oldenbourg Verlag, 2013

Vertiefende Lehrveranstaltungen

Sprache

Deutsch