Vermitteln der Probleme und entsprechender Lösungsmöglichkeiten beim Schaltungsentwurf analoger und digitaler Schaltungen in modernsten CMOS Technologien, Einbringung neuester Forschungsergebnisse in die Lehre
Bearbeitung kleiner Projekte zur Schaltungstechnik mit extremen Kurzkanal-MOSFETs mit Strukturgrößen um und unter 100nm: Maßnahmen zur Verstärkungserhöhung bei kleinen Early-Spannungen, Kaskadierte Verstärker, OPAMPs, Kompensationsmethoden, Komparatoren, Filter, PGAs, digitale Schaltungen für Gate-Tunnelströme
Die Präsentationstermine sind: Montag, 13.11.2017 von 14.00 - 15.30 Uhr, Montag, den 20.11.2017, 14.00 - 15.30 Uhr, Montag, den 27.11.2017, 14.00 - 15.30 Uhr, Montag, den 04.12.2017, 14.00 Uhr - 15.30 Uhr, Montag, den 11.12.2017 von 14.00 Uhr - 15.30 Uhr jeweils im Seminarraum 354.
Nicht erforderlich
Es wird die VO "Schaltungstechnik" (5. Sem.) vorausgesetzt. Der vorherige Besuch der VO "Analoge integrierte Schaltungen" oder der VO "Integrierte Schaltungstechnik" wäre wünschenswert, ist jedoch nicht Voraussetzung.