182.701 HW/SW Codesign
Diese Lehrveranstaltung ist in allen zugeordneten Curricula Teil der STEOP.
Diese Lehrveranstaltung ist in mindestens einem zugeordneten Curriculum Teil der STEOP.

2019W, LU, 4.5h, 4.5EC

Merkmale

  • Semesterwochenstunden: 4.5
  • ECTS: 4.5
  • Typ: LU Laborübung

Lernergebnisse

Nach positiver Absolvierung der Lehrveranstaltung sind Studierende in der Lage

  •  für ein gegebenes Problem eine effiziente Partitionierung in Hardware und Software vorzunehmen
  •  die Auswirkungen einer Entscheidung für SW- oder HW-Lösung einzuschätzen
  • maßgeschneiderte Hardware Komponenten für einen Soft-Core Prozessor zu entwickeln und zu integrieren
  •  selbständig im Team ein herausforderndes kleiners Projekt zu bewältigen
  •  das Zeitmanagement für ein kleines Projekt zu bewältigen

Inhalt der Lehrveranstaltung

Lösung einer praktischen Aufgabe aus dem Bereich des HW-SW Codesign - Entwurf, Inbetriebnahme und Optimierung eines Gesamtsystems aus Prozessor, selbst entworfenen HW-Modulen (auf FPGA), Software (incl. Treibern). Beispiele für notwendige Schritte sind:

  • Codeoptimierung (auf C-Ebene)
  • Funktionen, die der Compiler nicht gut genug optimiert, in Assembly neu schreiben
  • Applikationspezifische Befehle für häufig ausgeführte Operationen zum Befehlssatz des Prozessors hinzufügen
  • Funktionen in Hardware auslagern (dafür entsprechende Module (finden oder) entwerfen und einbinden)

Methoden

Die Studierenden lernen den Umgang mit dem soft-core Prozessor Nios II von Intel sowie den zugehörigen Design Tools, insbesondere den Platform Designer und Quartus. Darüber hinaus wird den Studierenden viel Raum für eigene Entscheidungen zugestanden.

 

Prüfungsmodus

Prüfungsimmanent

Weitere Informationen

ECTS Breakdown

98.5 h    Lösen der Übungsaufgaben
      4 h    Vorbereiten der Zwischenpräsentation
      4 h    Vorbereiten der Abschlusspräsentation
      6 h    Anwesenheit bei den Präsentationsterminen und Abgabegesprächen
-----------------------------------------------
112.5 h ( = 4.5 ECTS)

Vortragende

Institut

LVA Termine

TagZeitDatumOrtBeschreibung
Di.09:00 - 11:0001.10.2019 Seminarraum Techn. InformatikVorbesprechung
Fr.10:00 - 12:0004.10.2019 TILab (Room 1)Nios II/Qsys Introduction and Demonstration
Mo.09:00 - 11:0028.10.2019Seminarraum Techn. Informatik Vorstellung Main Task & Vorlesung Hardware Modeling

Leistungsnachweis

Vorführung der erarbeiteten Lösungen in einem Abgabegespräch mit dem Betreuer
Präsentation eines Konzeptes vor den anderen Gruppen sowie Diskussion betreffend der getroffenen Entscheidungen

LVA-Anmeldung

Von Bis Abmeldung bis
16.09.2019 14:00 18.10.2019 23:59 18.10.2019 23:59

Curricula

Literatur

Es wird kein Skriptum zur Lehrveranstaltung angeboten.

Vorkenntnisse

  • VHDL Hardware Design
  • C Software Entwicklung
  • Rechnerstrukturen - Befehlsatz, Pipelining, Speicheraufteilung (SRAM, DRAM, I-/D-Cache, Scratchpad, Register)
  • Verständnis von Algorithmen - Loop unrolling, Pipelining, Parallelisierung

Vorausgehende Lehrveranstaltungen

Begleitende Lehrveranstaltungen

Vertiefende Lehrveranstaltungen

Weitere Informationen

Sprache

bei Bedarf in Englisch