Praktische Umsetzung eines kombinierten Hardware / Software Systems. Optimierung mittels Aufteilung in Hardware und Software Komponenten.
Lösung einer praktischen Aufgabe aus dem Bereich des HW-SW Codesign - Entwurf, Inbetriebnahme und Optimierung eines Gesamtsystems aus Prozessor, selbst entworfenen HW-Modulen (auf FPGA), Software (incl. Treibern). Didaktisches Vorgehen: Die Aufgabe besteht darin, die vorgegebene Applikation auf dem FPGA zu Implementieren. Typischerweise wird dabei eine reine Softwarelösung erstellt, deren Performanz sehr wahrscheinlich das vorgegebene Minimum nicht erreichen wird. In nächster folge werden Schwachstellen in einer geeigneten Analyse identifiziert und systematisch beseitigt. Beispiele für notwendige Schritte sind:
Dazu erforderliches Wissen beinhaltet insbesondere:
ECTS Breakdown
104.5 h Lösen der Übungsaufgabe 4 h Vorbereiten der Abschlusspräsentation 4 h Abschlussgespräch inkl. Vorbereitung-----------------------------------------------112.5 h ( = 4.5 ECTS)
Am Anfang des Semesters muss eine kleine Aufgabe in Einzelarbeit gelöst werden. Diese dient zum Kennenlernen der bereitgestellten Entwicklungsplatform (Terasic DE2-115) wie auch der benutzten Software Tools (Altera Quartus, QSYS, NiosII-IDE) und des verwendeten Prozessors (NiosII) mit seinen Anbindungsmöglichkeiten (Avalon-Bus). Wer diese Aufgabe erfolgreich löst, darf in die Gruppenphase, wo in Dreiergruppen die eigentliche Angabe bearbeitet wird. Diese wird in einem Abgabegespräch abgenommen und dabei Implementierungsdetails wie auch Details über die in der Applikation verwendeten Algorithmen abgefragt.
Für die Einzelarbeit gibt es maximal 15 Punkte, für die Präsentation auch maximal 15 Punkte, die Applikation mit dem Abgabegespräch wird mit maximal 70 Punkten bewertet (d.h. Gruppenmitglieder können unterschiedlich bewertet werden).
Der Notenschlüssel ist (S1) bis 87,5 P., (U2) bis 75 P., (B3) bis 62,5 P., (G4) bis 50 P., (N5) darunter.